| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-21页 |
| ·概述 | 第10页 |
| ·并行处理技术 | 第10-14页 |
| ·并行处理技术的开发途径 | 第10-11页 |
| ·并行处理技术发展 | 第11-14页 |
| ·并行处理中需研究的课题 | 第14页 |
| ·数字信号处理器(DSP)概述 | 第14-18页 |
| ·DSP芯片的发展 | 第14-15页 |
| ·DSP芯片的分类 | 第15-16页 |
| ·DSP芯片的选择 | 第16-17页 |
| ·DSP芯片的应用 | 第17-18页 |
| ·高速实时DSP与并行体系结构 | 第18-19页 |
| ·TMS320C8x:片内并行，MIMD体系结构 | 第18页 |
| ·TMS320C6x:片内并行，VLIW体系结构 | 第18-19页 |
| ·ADSP2106x:片间多片并行，多种体系结构 | 第19页 |
| ·论文的研究内容 | 第19-21页 |
| ·主体思想 | 第19页 |
| ·研究内容 | 第19-21页 |
| 第2章 硬件的数字器件介绍及其资源介绍 | 第21-37页 |
| ·TMS320VC33简介 | 第21-22页 |
| ·TMS320VC5416 DSP简介 | 第22-23页 |
| ·DSP的外部总线接口 | 第23-29页 |
| ·外部总线控制 | 第24-25页 |
| ·等待状态寄存器 | 第25-29页 |
| ·多通道缓冲串行口McBSP | 第29-32页 |
| ·接口访问存储器(DMA) | 第32-34页 |
| ·DMA有如下特征 | 第33页 |
| ·DMA操作和配置 | 第33-34页 |
| ·ALTERA的EPM7064 | 第34-35页 |
| ·电子开关 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第3章 并行处理机硬件逻辑设计 | 第37-52页 |
| ·总体结构 | 第37-38页 |
| ·并行处理机中的互连网络 | 第38-45页 |
| ·并行处理机中的互连网络概述 | 第38-39页 |
| ·静态互连网络的拓扑 | 第39-42页 |
| ·动态互连网络拓扑结构 | 第42-45页 |
| ·基于静态互连网的并行信号处理机 | 第45-49页 |
| ·基于共享总线和环形拓扑的并行信号处理机 | 第45-47页 |
| ·基于带有链路口的DSP(SHARC DSP)的并行信号处理机 | 第47-49页 |
| ·基于多片DSP的并行数字信号处理板的研究与实现 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 第4章 系统的软件设计 | 第52-58页 |
| ·系统软件设计概述 | 第52页 |
| ·FFT原理及其算法实现 | 第52-58页 |
| 第5章 软件引导模式 | 第58-68页 |
| ·引导模式简介 | 第58-59页 |
| ·BOOTLOADER引导模式选择 | 第59-61页 |
| ·串行EEPROM引导模式 | 第61-64页 |
| ·引导表的建立 | 第64-66页 |
| ·VC33的BOOTLOADER | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 结论 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第71-72页 |
| 致谢 | 第72-73页 |
| 附录A | 第73页 |