基于FPGA的VHDL计算机组成实验平台的设计与实现
| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 第一章 概述 | 第12-16页 |
| ·基于计算机组成实验的研究意义 | 第12-13页 |
| ·教育学意义 | 第12页 |
| ·技术意义 | 第12-13页 |
| ·国内外计算机组成实验研究现状 | 第13-14页 |
| ·本论文研究的特色与研究的目标 | 第14-16页 |
| 第二章 实验环境以及VHDL语言特点 | 第16-26页 |
| ·FPGA芯片及设计环境介绍 | 第16-21页 |
| ·FPGA的结构与工作原理 | 第16-18页 |
| ·Xilinx公司XC4000系列FPGA简介 | 第18-20页 |
| ·实验平台环境介绍 | 第20-21页 |
| ·VHDL语言特点 | 第21-24页 |
| ·VHDL语言概述 | 第21-22页 |
| ·VHDL的特点 | 第22-23页 |
| ·VHDL程序的基本结构 | 第23页 |
| ·MAX+PLUS2编程工具简介 | 第23-24页 |
| ·通过VHDL实现硬件的可编程技术 | 第24-26页 |
| 第三章 原计算机组成实验平台 | 第26-30页 |
| ·系统的功能特点 | 第26页 |
| ·系统指标 | 第26-27页 |
| ·系统构成 | 第27-30页 |
| 第四章 基于FPGA的实验系统设计与实现 | 第30-43页 |
| ·系统架构 | 第30-32页 |
| ·系统功能结构 | 第32-38页 |
| ·微控制单元 | 第32-34页 |
| ·外围作用单元: | 第34-38页 |
| ·VHDL通用电路设计 | 第38-43页 |
| ·系统时钟设计 | 第38-39页 |
| ·锁存设计 | 第39-40页 |
| ·总线设计 | 第40-41页 |
| ·时序设计 | 第41-43页 |
| 第五章 8位机功能调试 | 第43-55页 |
| ·各个辅助模块调试数据 | 第43-52页 |
| ·REG | 第43-44页 |
| ·MEMORY | 第44页 |
| ·INT | 第44-45页 |
| ·PC | 第45页 |
| ·指令寄存器(INS) | 第45-46页 |
| ·指令译码器(INTRFER) | 第46页 |
| ·存储器译码(INTREG) | 第46-47页 |
| ·地址锁存 | 第47-48页 |
| ·控制指令寄存器 | 第48页 |
| ·CM单元 | 第48-49页 |
| ·时钟单元(CLK) | 第49页 |
| ·微指令寄存器(MIR) | 第49-50页 |
| ·控制单元 | 第50-51页 |
| ·三态输入门 | 第51-52页 |
| ·系统综合数据调试结果 | 第52-55页 |
| ·微代码数据调试结果 | 第52-55页 |
| 第六章 自主实验 | 第55-95页 |
| ·实验概述 | 第55-58页 |
| ·实验内容安排 | 第55-56页 |
| ·模块化的VHDL | 第56-57页 |
| ·关于流水线CPU | 第57-58页 |
| ·实验大纲 | 第58-59页 |
| ·实验举例 | 第59-95页 |
| ·设计并实现32位ALU | 第59-72页 |
| ·设计实验模块 | 第59-68页 |
| ·学生实验 | 第68-72页 |
| ·设计并实现32位流水线CPU | 第72-95页 |
| ·设计实验模块 | 第72-89页 |
| ·学生实验 | 第89-95页 |
| 第七章 总结与展望 | 第95-97页 |
| ·总结 | 第95页 |
| ·展望 | 第95-97页 |
| 参考文献 | 第97-99页 |
| 致谢 | 第99-100页 |
| 攻读硕士学位期间发表的学术论文 | 第100页 |
