| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 第一章 绪论 | 第7-10页 |
| ·本课题研究背景 | 第7-8页 |
| ·本文的主要工作和意义 | 第8-9页 |
| ·论文的结构 | 第9-10页 |
| 第二章 锁相环概述 | 第10-26页 |
| ·锁相环简介 | 第10-17页 |
| ·全数字锁相环 | 第17-22页 |
| ·锁相环的应用和性能参数 | 第22-25页 |
| ·本章小结 | 第25-26页 |
| 第三章全数字锁相环前端设计 | 第26-39页 |
| ·全数字锁相环的的系统设计 | 第26-30页 |
| ·鉴相器的设计 | 第30-32页 |
| ·数控振荡器的设计 | 第32-36页 |
| ·数字滤波器的设计 | 第36页 |
| ·可编程分频器的设计 | 第36-37页 |
| ·总体电路的联调 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 全数字锁相环的后端设计 | 第39-45页 |
| ·后端流程的选择 | 第39-40页 |
| ·后端设计 | 第40-44页 |
| ·全数字锁相环IP 核的建立 | 第44页 |
| ·本章小结 | 第44-45页 |
| 第五章 锁相环的后仿真与测试 | 第45-53页 |
| ·仿真结果 | 第45-48页 |
| ·测试结果 | 第48-52页 |
| ·本章小结 | 第52-53页 |
| 第六章 总结与展望 | 第53-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 作者简介 | 第58页 |