基于FPGA的HDLC协议控制器的设计
| 第1章 绪论 | 第1-13页 |
| ·HDLC概述 | 第10页 |
| ·HDLC实现方法介绍 | 第10-11页 |
| ·CRC概述 | 第11页 |
| ·选题依据及所做工作 | 第11-13页 |
| ·选题依据 | 第11-12页 |
| ·所做工作 | 第12-13页 |
| 第2章 设计方法与关键技术 | 第13-28页 |
| ·EDA技术及其优点 | 第13-14页 |
| ·Top-Down的设计方法 | 第14-15页 |
| ·VHDL语言编程技术 | 第15-16页 |
| ·FPGA和CPLD技术 | 第16-18页 |
| ·FPGA与CPLD的特点 | 第16-17页 |
| ·FPGA与CPLD的比较与选型 | 第17-18页 |
| ·Virtex系列器件的特点及内部结构 | 第18-25页 |
| ·Virtex系列器件的特点 | 第18-19页 |
| ·Virtex系列器件的结构 | 第19-25页 |
| ·HDLC的帧结构 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 并行CRC计算 | 第28-38页 |
| ·CRC原理 | 第28-29页 |
| ·字节序列计算原理 | 第29-32页 |
| ·校验码的验证 | 第29-30页 |
| ·校验码生成 | 第30-31页 |
| ·三字节序列校验码的计算 | 第31-32页 |
| ·并行 CRC算法的优化 | 第32-37页 |
| ·数学模型 | 第33-34页 |
| ·单字节校验码的并行计算 | 第34-35页 |
| ·单字节校验码计算的VHDL模型 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 第4章 HDLC协议控制器的设计 | 第38-61页 |
| ·HDLC协议控制器的顶层设计 | 第38-42页 |
| ·HDLC协议控制器实现的主要功能 | 第38页 |
| ·HDLC协议控制器的接口信号 | 第38-42页 |
| ·HDLC协议控制器的组成 | 第42页 |
| ·编程寄存器 | 第42-46页 |
| ·编程寄存器的组成 | 第42-43页 |
| ·编程寄存器的定义 | 第43-45页 |
| ·编程寄存器的设置 | 第45-46页 |
| ·发送器的设计 | 第46-53页 |
| ·发送器的主要功能 | 第46-47页 |
| ·发送器的组成 | 第47-53页 |
| ·接收器的设计 | 第53-60页 |
| ·接收器的主要功能 | 第53-55页 |
| ·接收器的组成 | 第55-60页 |
| ·本章小结 | 第60-61页 |
| 第5章 综合 | 第61-67页 |
| ·综合参数 | 第61-65页 |
| ·综合结果 | 第65-66页 |
| ·HDLC协议控制器的综合结果 | 第65-66页 |
| ·并行CRC生成模块的综合结果 | 第66页 |
| ·本章小结 | 第66-67页 |
| 结论 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第71-72页 |
| 致谢 | 第72页 |
