| 摘要 | 第1-3页 |
| ABSTRACT | 第3-7页 |
| 第一章 绪论 | 第7-11页 |
| 1．1 引言 | 第7页 |
| 1．2 剑杆织机发展趋势 | 第7-9页 |
| 1．3 织机嵌入式系统研究背景及意义 | 第9-10页 |
| 1．4 本文主要研究内容 | 第10-11页 |
| 第二章 织机控制系统总体框图 | 第11-14页 |
| 2．1 织机控制系统总体框图 | 第11-12页 |
| 2．2 主控制系统原理框图 | 第12-13页 |
| 2．3 织机控制系统设计方法 | 第13-14页 |
| 第三章 主处理器系统硬件设计 | 第14-38页 |
| 3．1 主处理器系统功能 | 第14页 |
| 3．2 主处理器Z84C015简介 | 第14-17页 |
| 3．3 主处理器系统接口电路设计 | 第17-27页 |
| 3．3．1 主处理器同显示模块串行通讯接口电路设计 | 第17-21页 |
| 3．3．2 主处理器同PC机串行通讯接口电路设计 | 第21-22页 |
| 3．3．3 主处理器通过并口对不间断电源和 MCS的监控 | 第22-23页 |
| 3．3．4 主处理器同接口板数据接口电路设计 | 第23-27页 |
| 3．4 主处理器存储器系统设计 | 第27-33页 |
| 3．4．1 存储器分类 | 第27-28页 |
| 3．4．2 存储芯片的选型 | 第28-29页 |
| 3．4．3 存储器地址分配 | 第29-33页 |
| 3．5 多处理器之间的通讯电路设计 | 第33-38页 |
| 3．5．1 主处理器和协处理器通讯电路设计 | 第33-36页 |
| 3．5．2 主处理器同送经卷曲处理器通讯电路设计 | 第36-38页 |
| 第四章 协处理器系统硬件设计 | 第38-49页 |
| 4．1 协处理器系统功能 | 第38页 |
| 4．2 协处理器系统存储器及I/O口地址分配 | 第38-39页 |
| 4．3 协处理器系统接口电路设计 | 第39-43页 |
| 4．3．1 协处理器并行口对接口板电源监控电路设计 | 第39-40页 |
| 4．3．2 协处理器同主轴编码器接口电路设计 | 第40-43页 |
| 4．4 系统时间保持电路 | 第43-46页 |
| 4．4．1 时钟芯片寄存器设置 | 第44-45页 |
| 4．4．2 时钟芯片晶振的使用及负载电容的调节 | 第45-46页 |
| 4．5 主控系统电源监控 | 第46-49页 |
| 4．5．1 电源监控芯片MAX691简介 | 第46-48页 |
| 4．5．2 主控系统电源监控电路 | 第48-49页 |
| 第五章 多层印制板设计 | 第49-54页 |
| 5．1 印制板结构设计 | 第49-50页 |
| 5．2 印制板设计细节 | 第50-53页 |
| 5．2．1 导线宽度的确定 | 第50-51页 |
| 5．2．2 印制导线间距的确定 | 第51页 |
| 5．2．3 印制导线的屏蔽与接地 | 第51页 |
| 5．2．4 焊盘和内孔尺寸的确定 | 第51-53页 |
| 5．3 印制板板材和板厚 | 第53-54页 |
| 第六章 主控系统抗干扰设计 | 第54-62页 |
| 6．1 系统可靠性设计 | 第54-56页 |
| 6．1．1 系统可靠性设计措施 | 第54-56页 |
| 6．2 系统干扰源及干扰途径分析 | 第56-62页 |
| 6．2．1 系统电源抗干扰设计 | 第58-59页 |
| 6．2．2 系统硬件工作电路抗干扰设计 | 第59-60页 |
| 6．2．3 系统印制电路板布线抗干扰设计 | 第60-62页 |
| 第七章 主控制系统硬件调试 | 第62-75页 |
| 7．1 主控制系统静态调试 | 第62-75页 |
| 7．1．1 印制板检查和测试 | 第62-63页 |
| 7．1．2 主控制系统各功能模块调试 | 第63-75页 |
| 总结与展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
