| 摘要 | 第1-3页 |
| ABSTRACT | 第3-4页 |
| 目录 | 第4-7页 |
| 1 绪论 | 第7-13页 |
| ·接入网概述 | 第7-10页 |
| ·传统用户接入网 | 第7-8页 |
| ·现代接入网 | 第8-9页 |
| ·光接入网 | 第9-10页 |
| ·APON的发展现状及前景 | 第10-11页 |
| ·APON的发展过程 | 第10页 |
| ·APON的发展现状 | 第10-11页 |
| ·APON的发展前景 | 第11页 |
| ·本文的主要工作及创新点 | 第11-13页 |
| 2 ONT功能检测与检测系统总体方案 | 第13-17页 |
| ·ONT总体方案 | 第13-14页 |
| ·ONT功能检测的内涵与实现方法 | 第14-15页 |
| ·检测系统总体方案 | 第15-16页 |
| ·小结 | 第16-17页 |
| 3 检测系统关键技术分析 | 第17-27页 |
| ·突发接收 | 第17页 |
| ·突发同步 | 第17-20页 |
| ·门控振荡器法 | 第18-19页 |
| ·相关同步法 | 第19-20页 |
| ·两种方法比较 | 第20页 |
| ·扰码 | 第20-24页 |
| ·移位寄存器序列发生器 | 第20-21页 |
| ·帧同步扰码 | 第21-22页 |
| ·分布抽样扰码 | 第22页 |
| ·自同步扰码 | 第22-23页 |
| ·三种扰码技术比较 | 第23-24页 |
| ·串行扰码和并行扰码 | 第24页 |
| ·前后台通信 | 第24-26页 |
| ·小结 | 第26-27页 |
| 4 检测系统硬件设计 | 第27-38页 |
| ·检测板电路概述 | 第27-28页 |
| ·FPGA配置模式选择电路 | 第28页 |
| ·加载控制电路 | 第28-29页 |
| ·JTAG接口电路、PROM、FPGA与PROM接口电路 | 第29-30页 |
| ·光模块及其接口电路 | 第30-31页 |
| ·按键输入 | 第31页 |
| ·指示灯驱动电路 | 第31-32页 |
| ·检测板与计算机并行接口电路 | 第32-33页 |
| ·电源转换电路 | 第33-34页 |
| ·检测板原理图、PCB图及实物图 | 第34-37页 |
| ·小结 | 第37-38页 |
| 5 基于FPGA逻辑功能设计及仿真 | 第38-63页 |
| ·VHDL语言、FPGA及ISE5.0开发平台 | 第38-39页 |
| ·时钟模块 | 第39-40页 |
| ·内部RAM | 第40页 |
| ·下行信元组帧发送模块 | 第40-49页 |
| ·按键输入子模块 | 第43-44页 |
| ·下行信元地址发生器 | 第44-45页 |
| ·伪随机序列发生器 | 第45-47页 |
| ·加扰、改变IDENT域子模块 | 第47-48页 |
| ·并／串变换子模块 | 第48-49页 |
| ·上行信元接收处理模块 | 第49-57页 |
| ·相位调整子模块 | 第50-52页 |
| ·比特同步子模块 | 第52-54页 |
| ·字节同步子模块 | 第54页 |
| ·解扰子模块 | 第54-55页 |
| ·信元识别、存储子模块 | 第55-57页 |
| ·检测板与计算机并行口通信模块 | 第57-62页 |
| ·EPP规定的读写时序 | 第57-59页 |
| ·通信协议 | 第59页 |
| ·并行口通信模块设计原理 | 第59-62页 |
| ·小结 | 第62-63页 |
| 6 后台计算机软件设计及系统调试 | 第63-67页 |
| ·后台软件设计 | 第63页 |
| ·检测板硬件电路调试 | 第63-64页 |
| ·FPGA逻辑功能验证 | 第64页 |
| ·检测系统整体调试 | 第64页 |
| ·ONT总体调试、功能检测 | 第64-65页 |
| ·优化设计 | 第65-66页 |
| ·时钟问题 | 第65-66页 |
| ·并行口INIT信号线干扰的消除 | 第66页 |
| ·VHDL语言中变量和信号的使用 | 第66页 |
| ·突发接收时假同步的消除 | 第66页 |
| ·小结 | 第66-67页 |
| 结论 | 第67-68页 |
| 攻读硕士学位期间所参与的科研项目和获奖情况 | 第68-69页 |
| 一、 参与的科研项目 | 第68页 |
| 二、 获奖情况 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-72页 |