| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·本课题研究背景与来源 | 第7-8页 |
| ·数字下变频研究现状 | 第8-9页 |
| ·定时同步介绍 | 第9-11页 |
| ·本文的工作和章节安排 | 第11-13页 |
| 第二章 总体结构方案及数字下变频设计 | 第13-27页 |
| ·中频全数字解调器总体结构 | 第13-15页 |
| ·数字下变频的设计 | 第15-20页 |
| ·数字下变频基本原理 | 第15-16页 |
| ·采样频率的确定 | 第16-18页 |
| ·数控振荡器的设计 | 第18-20页 |
| ·降速率信号处理 | 第20-24页 |
| ·抽取理论 | 第21-23页 |
| ·半带滤波器 | 第23-24页 |
| ·数字下变频的仿真 | 第24-26页 |
| ·小结 | 第26-27页 |
| 第三章 定时同步的研究 | 第27-47页 |
| ·定时同步模块整体设计 | 第27-28页 |
| ·内插滤波器 | 第28-33页 |
| ·内插计算公式 | 第28-30页 |
| ·理想内插滤波器 | 第30-31页 |
| ·内插滤波器的选取 | 第31-33页 |
| ·定时误差检测算法 | 第33-39页 |
| ·定时误差检测算法分类 | 第33-36页 |
| ·Gardner TED 算法分析 | 第36-39页 |
| ·环路滤波器系数选取及优化 | 第39-44页 |
| ·数控振荡器 | 第44-46页 |
| ·小结 | 第46-47页 |
| 第四章 QPSK 解调系统性能仿真与部分FPGA 实现 | 第47-57页 |
| ·总体性能仿真 | 第47-51页 |
| ·信源 | 第47-48页 |
| ·成型滤波器 | 第48页 |
| ·中频载波调制 | 第48-49页 |
| ·解调端仿真结果 | 第49-51页 |
| ·FPAG 实现 | 第51-57页 |
| ·数字下变频部分 | 第51-52页 |
| ·定时同步部分 | 第52-57页 |
| 第五章 结束语 | 第57-59页 |
| ·总结全文 | 第57页 |
| ·下一步工作 | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 在读期间的研究成果 | 第63-64页 |