数字图像处理系统中DDR控制器的设计及实现
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第7-13页 |
| ·题目来源 | 第7-9页 |
| ·选题依据 | 第9-10页 |
| ·研究现状 | 第10-11页 |
| ·研究目的和意义 | 第11页 |
| ·论文结构 | 第11-13页 |
| 第二章 DDR存储器工作原理分析 | 第13-29页 |
| ·内存储器相关知识概述 | 第13-20页 |
| ·内存储器的分类 | 第13-14页 |
| ·内存芯片的基本结构和译码驱动方式 | 第14-16页 |
| ·内存条的硬件组成 | 第16-19页 |
| ·内存储器的性能指标 | 第19-20页 |
| ·DDR存储器基本操作原理 | 第20-23页 |
| ·DDR存储器产生背景 | 第21页 |
| ·DDR存储器基本命令 | 第21-22页 |
| ·DDR存储器工作方式 | 第22-23页 |
| ·DDR存储器采用的新技术 | 第23-27页 |
| ·扩展模式寄存器设置 | 第23-24页 |
| ·差分时钟 | 第24页 |
| ·数据选取脉冲 | 第24-25页 |
| ·写入延迟 | 第25-26页 |
| ·突发长度与写入掩码 | 第26页 |
| ·延迟锁定回路 | 第26-27页 |
| ·小结 | 第27-29页 |
| 第三章 DDR控制器总体设计 | 第29-45页 |
| ·设计原则 | 第29-30页 |
| ·DDR控制器的命令解析 | 第30-34页 |
| ·自动预充电读操作 | 第31-32页 |
| ·自动预充电写操作 | 第32页 |
| ·自动刷新操作 | 第32-33页 |
| ·配置模式寄存器操作 | 第33-34页 |
| ·预充电所有存储体操作 | 第34页 |
| ·基于状态机的DDR控制流程设计 | 第34-42页 |
| ·有限状态机 | 第34-35页 |
| ·硬件描述语言Verilog HDL | 第35-36页 |
| ·使用Verilog HDL设计有限状态机 | 第36-39页 |
| ·有限状态机中无效状态恢复问题 | 第39-42页 |
| ·DDR控制器总体结构设计 | 第42-44页 |
| ·外部接口 | 第42-43页 |
| ·总体核心框架 | 第43-44页 |
| ·小结 | 第44-45页 |
| 第四章 DDR控制器详细设计及仿真 | 第45-53页 |
| ·模块详细设计 | 第45-47页 |
| ·控制接口模块 | 第45-46页 |
| ·命令解析模块 | 第46-47页 |
| ·数据通路模块 | 第47页 |
| ·可编程逻辑设计环境的选择 | 第47-49页 |
| ·可编程逻辑器件的选择 | 第49-51页 |
| ·仿真分析 | 第51-52页 |
| ·小结 | 第52-53页 |
| 第五章 结束语 | 第53-55页 |
| ·总结 | 第53页 |
| ·展望 | 第53-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-61页 |
| 附录A 术语 | 第61-62页 |
