| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第6-14页 |
| ·研究背景 | 第6-12页 |
| ·通用存储器控制器发展现状 | 第7-8页 |
| ·FPGA的特点及发展趋势 | 第8-9页 |
| ·平台FPGA简介 | 第9-10页 |
| ·SOC和SOPC概述 | 第10-12页 |
| ·课题概述 | 第12-13页 |
| ·本文的主要工作 | 第13页 |
| ·论文组织结构 | 第13-14页 |
| 第二章 通用存储器控制器总体结构设计 | 第14-26页 |
| ·通用存储器控制器体系结构设计思路 | 第14-17页 |
| ·通用存储器控制器的体系机构 | 第14-16页 |
| ·不同类型存储器控制逻辑分离 | 第16页 |
| ·更灵活的寄存器编程 | 第16-17页 |
| ·通用存储器控制器体系结构 | 第17-20页 |
| ·通用存储器控制器核心控制单元 | 第18-19页 |
| ·外部存储器接口单元 | 第19-20页 |
| ·可编程寄存器设置 | 第20-26页 |
| ·操作码(Opcode)和指令集(Instructions) | 第21-23页 |
| ·配置寄存器 | 第23-26页 |
| 第三章 FPGA内部模块设计与实现 | 第26-44页 |
| ·SOPC开发工具简介 | 第26-29页 |
| ·EDK概述 | 第26-27页 |
| ·系统描述文件 | 第27页 |
| ·SOPC开发流程简述 | 第27-29页 |
| ·FPGA的片内模块设计 | 第29-43页 |
| ·PowerPC405简介 | 第29-30页 |
| ·片内总线的选择 | 第30-31页 |
| ·数字时钟设计 | 第31-34页 |
| ·BRAM控制核设计 | 第34-35页 |
| ·UART接口核设计 | 第35-37页 |
| ·CMC_CORE控制核设计 | 第37-40页 |
| ·外部存储器接口单元设计 | 第40-42页 |
| ·FPGA综合设计 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 上位机软件设计 | 第44-49页 |
| ·上位机软件需求分析 | 第44-45页 |
| ·Opcode Generator的设计与实现 | 第45-49页 |
| 第五章 测试与实现 | 第49-60页 |
| ·PowerPC405处理器的测试 | 第49-50页 |
| ·串口的初始化及测试 | 第50-52页 |
| ·串口的初始化 | 第50-51页 |
| ·串口的测试 | 第51-52页 |
| ·通用存储器控制器功能测试 | 第52-60页 |
| ·DDR-SDRAM测试 | 第52-56页 |
| ·NOR FLASH测试 | 第56-57页 |
| ·SPI FLASH测试 | 第57-59页 |
| ·测试结果小节 | 第59-60页 |
| 第六章 总结 | 第60-61页 |
| ·已完成的工作 | 第60页 |
| ·进一步工作展望 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-64页 |