基于SoC的多功能HASH IP核设计及其在USB Key中的应用
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-13页 |
| ·课题研究背景 | 第10页 |
| ·HASH 算法功能简介 | 第10-11页 |
| ·课题研究目标 | 第11-13页 |
| 第二章 算法描述 | 第13-20页 |
| ·MD5 算法 | 第13-15页 |
| ·SHA1 算法 | 第15-17页 |
| ·HMAC 算法 | 第17-20页 |
| 第三章 HASH IP 硬件设计 | 第20-57页 |
| ·整体框架 | 第20-21页 |
| ·地址映射 | 第21页 |
| ·寄存器描述 | 第21-29页 |
| ·HASH IP 总线接口设计 | 第29-33页 |
| ·C*Core IP Bus 总线接口 | 第29-31页 |
| ·AMBA APB 总线接口 | 第31-33页 |
| ·HASH IP 子模块设计 | 第33-50页 |
| ·消息数据准备 | 第33-34页 |
| ·消息数据填充 | 第34-36页 |
| ·消息数据分组缓存 | 第36-40页 |
| ·消息数据运算控制 | 第40-44页 |
| ·HASH 运算处理核 | 第44-50页 |
| ·HASH 模块设计分析 | 第50-51页 |
| ·资源共享 | 第50页 |
| ·运算周期 | 第50页 |
| ·双缓冲技术 | 第50-51页 |
| ·大小端可配置 | 第51页 |
| ·差错控制和中断模式 | 第51页 |
| ·HASH 模块驱动 | 第51-57页 |
| ·寄存器定义 | 第52-53页 |
| ·MD5 和SHA1 算法驱动 | 第53-54页 |
| ·HMAC 算法驱动 | 第54-57页 |
| 第四章 功能仿真与验证 | 第57-71页 |
| ·RTL 级仿真 | 第57-60页 |
| ·FPGA 验证 | 第60-71页 |
| ·测试向量生成 | 第60-62页 |
| ·FPGA 实现 | 第62-67页 |
| ·测试方案 | 第67-69页 |
| ·测试结果 | 第69-71页 |
| 第五章 ASIC 逻辑综合 | 第71-87页 |
| ·综合环境 | 第71-72页 |
| ·文件读取 | 第72-73页 |
| ·设计约束 | 第73-76页 |
| ·时钟约束 | 第73-74页 |
| ·输入输出约束 | 第74-75页 |
| ·面积约束 | 第75页 |
| ·其它约束 | 第75-76页 |
| ·模块综合 | 第76页 |
| ·生成综合结果 | 第76-77页 |
| ·生成报告文件 | 第77-79页 |
| ·综合后验证 | 第79-87页 |
| ·静态时序分析 | 第79-83页 |
| ·形式验证 | 第83-86页 |
| ·综合后仿真 | 第86-87页 |
| 第六章 后端实现 | 第87-90页 |
| ·后端设计流程 | 第87-89页 |
| ·后端版图 | 第89-90页 |
| 第七章 应用分析 | 第90-97页 |
| ·应用框架 | 第90-92页 |
| ·双向认证 | 第92-97页 |
| ·数字签名 | 第92-94页 |
| ·双向身份认证 | 第94-97页 |
| 第八章 全文总结 | 第97-99页 |
| ·主要结论 | 第97-98页 |
| ·研究展望 | 第98-99页 |
| 参考文献 | 第99-101页 |
| 附录一 符号与标记 | 第101-102页 |
| 攻读硕士学位期间已发表或录用的论文 | 第102-103页 |
| 攻读硕士学位期间参与的科研项目 | 第103-104页 |
| 致谢 | 第104-105页 |
| 上海交通大学硕士学位论文答辩决议书 | 第105页 |
