应用于DDR存储器的高效三输出降压型DC/DC转换器的设计
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-14页 |
| 缩略语对照表 | 第14-19页 |
| 第一章 绪论 | 第19-27页 |
| 1.1 电源管理IC的发展概况 | 第19-20页 |
| 1.2 电源管理IC的分类 | 第20-22页 |
| 1.2.1 线性稳压电源 | 第20-21页 |
| 1.2.2 开关电源稳压器 | 第21-22页 |
| 1.3 DDR存储器的供电需求 | 第22-24页 |
| 1.4 论文的研究目标与体系安排 | 第24-27页 |
| 1.4.1 研究目标及主要内容 | 第24-25页 |
| 1.4.2 章节安排及结构框架 | 第25-27页 |
| 第二章 降压型DC/DC转换器的原理分析 | 第27-39页 |
| 2.1 降压型DC/DC转换器的基本结构 | 第27-28页 |
| 2.2 降压型DC/DC转换器的稳态分析 | 第28-34页 |
| 2.2.1 连续导通模式稳态分析 | 第28-31页 |
| 2.2.2 断续导通模式稳态分析 | 第31-32页 |
| 2.2.3 临界导通模式稳态分析 | 第32-34页 |
| 2.3 降压型DC/DC转换器的控制模式 | 第34-39页 |
| 2.3.1 电压模PWM控制模式 | 第34-35页 |
| 2.3.2 峰值电流模控制模式 | 第35-37页 |
| 2.3.3 恒定导通时间控制模式 | 第37-39页 |
| 第三章 基于CMAOT控制模式的关键技术研究 | 第39-53页 |
| 3.1 电流模自适应导通时间控制模式 | 第39-41页 |
| 3.2 伪固定频率控制技术 | 第41-43页 |
| 3.3 内置伪锁相环技术 | 第43-48页 |
| 3.3.1 关于锁相环 | 第43-45页 |
| 3.3.2 内置伪锁相环改善工作频率特性 | 第45-47页 |
| 3.3.3 跨导线性环实现工作频率跟踪锁定 | 第47-48页 |
| 3.4 外同步锁相环技术 | 第48-50页 |
| 3.5 同步整流技术 | 第50-53页 |
| 第四章 XD1890的系统研究和优化设计 | 第53-71页 |
| 4.1 XD1890的系统规划 | 第53-57页 |
| 4.1.1 XD1890的整体描述和基本结构 | 第53-55页 |
| 4.1.2 XD1890的功能模块和工作原理 | 第55-57页 |
| 4.2 XD1890外围器件选择 | 第57-60页 |
| 4.2.1 分压反馈网络 | 第58页 |
| 4.2.2 滤波电感 | 第58-59页 |
| 4.2.3 输出电容 | 第59-60页 |
| 4.2.4 输入电容 | 第60页 |
| 4.3 XD1890系统稳定性分析 | 第60-65页 |
| 4.4 XD1890功耗及效率分析 | 第65-71页 |
| 4.4.1 静态损耗 | 第65-66页 |
| 4.4.2 MOSFET驱动损耗 | 第66-67页 |
| 4.4.3 MOSFET导通损耗 | 第67-69页 |
| 4.4.4 MOSFET开关损耗 | 第69-70页 |
| 4.4.5 电感损耗 | 第70-71页 |
| 第五章 关键模块电路的设计分析与仿真验证 | 第71-87页 |
| 5.1 带隙基准电压源 | 第71-75页 |
| 5.2 自适应导通时间产生电路 | 第75-83页 |
| 5.2.1 Vin比例电流产生电路 | 第75-77页 |
| 5.2.2 跨导线性环电路 | 第77-78页 |
| 5.2.3 伪锁相环电流调整电路 | 第78-79页 |
| 5.2.4 自适应导通时间定时器电路 | 第79-83页 |
| 5.3 高压自举电路及驱动电路 | 第83-87页 |
| 第六章 整体电路的仿真验证 | 第87-95页 |
| 6.1 启动过程 | 第87-89页 |
| 6.2 瞬态响应性能 | 第89-90页 |
| 6.3 工作频率特性 | 第90-92页 |
| 6.4 转换效率 | 第92-95页 |
| 第七章 总结与展望 | 第95-97页 |
| 7.1 总结 | 第95-96页 |
| 7.2 展望 | 第96-97页 |
| 参考文献 | 第97-101页 |
| 致谢 | 第101-103页 |
| 作者简介 | 第103-104页 |
