| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第12-16页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 国内外现状 | 第13-15页 |
| 1.3 论文的主要内容 | 第15-16页 |
| 2 可重构信号预处理相关技术研究 | 第16-36页 |
| 2.1 FPGA可重构配置技术研究 | 第16-20页 |
| 2.1.1 FPGA概述及分类 | 第16-17页 |
| 2.1.2 FPGA配置技术 | 第17-19页 |
| 2.1.3 可重构技术研究 | 第19-20页 |
| 2.2 高速串行总线技术相关研究 | 第20-29页 |
| 2.2.1 SERDES串行/解串器 | 第20-21页 |
| 2.2.2 编码技术 | 第21页 |
| 2.2.3 GTH收发器 | 第21-22页 |
| 2.2.4 SRIO协议 | 第22-28页 |
| 2.2.5 aurora协议 | 第28-29页 |
| 2.3 AMBA AXI4总线 | 第29-31页 |
| 2.4 MicroBlaze软核处理器 | 第31-32页 |
| 2.5 DSP启动方式研究 | 第32-34页 |
| 2.6 本章小结 | 第34-36页 |
| 3 硬件平台设计开发 | 第36-52页 |
| 3.1 需求分析 | 第36-37页 |
| 3.2 硬件总体方案设计 | 第37-39页 |
| 3.3 电源方案设计 | 第39-47页 |
| 3.3.1 电源种类及功耗评估 | 第39-44页 |
| 3.3.2 电源整体方案设计 | 第44-47页 |
| 3.4 时钟方案设计 | 第47-49页 |
| 3.5 板级存储与配置方案设计 | 第49-51页 |
| 3.6 本章小结 | 第51-52页 |
| 4 系统逻辑设计与实现 | 第52-76页 |
| 4.1 互联架构方案设计 | 第52-62页 |
| 4.1.1 基于AXI的互联架构设计 | 第52-56页 |
| 4.1.2 互联架构地址分配与管理方案 | 第56-61页 |
| 4.1.3 数据链路划分 | 第61-62页 |
| 4.2 配置模块逻辑设计与实现 | 第62-69页 |
| 4.2.1 Slave SelectMAP配置模块 | 第62-67页 |
| 4.2.2 ICAP配置模块 | 第67-69页 |
| 4.3 SRIO交换网络设计与实现 | 第69-75页 |
| 4.4 本章小节 | 第75-76页 |
| 5 系统测试与验证 | 第76-88页 |
| 5.1 系统平台硬件调试 | 第76-80页 |
| 5.1.1 模块硬件电路及主要芯片调试 | 第76-79页 |
| 5.1.2 GTH链路测试 | 第79-80页 |
| 5.2 高速串行总线测试 | 第80-85页 |
| 5.2.1 aurora总线测试 | 第80-83页 |
| 5.2.2 SRIO交换网络测试 | 第83-85页 |
| 5.3 配置与重构功能测试 | 第85-87页 |
| 5.3.1 Master BPI配置 | 第85-86页 |
| 5.3.2 Slave SelectMAP配置测试 | 第86-87页 |
| 5.3.3 ICAP自更新测试 | 第87页 |
| 5.4 状态管理与监测测试 | 第87页 |
| 5.5 本章小结 | 第87-88页 |
| 6 总结与展望 | 第88-90页 |
| 6.1 总结 | 第88-89页 |
| 6.2 展望 | 第89-90页 |
| 参考文献 | 第90-94页 |
| 作者简历 | 第94页 |