基于PowerPC的安全SoC架构设计和建模
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 背景 | 第9-12页 |
| 1.1.1 安全SoC研究现状 | 第9-10页 |
| 1.1.2 PowerPC处理器 | 第10-11页 |
| 1.1.3 SoC的建模仿真技术 | 第11-12页 |
| 1.2 论文的主要工作 | 第12页 |
| 1.3 论文结构 | 第12-13页 |
| 1.4 结论及意义 | 第13-14页 |
| 第二章 相关知识 | 第14-21页 |
| 2.1 TrustZone技术 | 第14-15页 |
| 2.2 PowerPC架构 | 第15-16页 |
| 2.3 Qemu | 第16-18页 |
| 2.4 Rabbits仿真平台 | 第18-20页 |
| 2.4.1 处理器模块 | 第19页 |
| 2.4.2 总线设计 | 第19-20页 |
| 2.5 本章小结 | 第20-21页 |
| 第三章 基于PowerPC的安全SoC架构设计 | 第21-34页 |
| 3.1 硬件系统架构设计 | 第21-25页 |
| 3.1.1 总体架构设计 | 第22-23页 |
| 3.1.2 存储系统扩展 | 第23-24页 |
| 3.1.3 DMA架构扩展 | 第24-25页 |
| 3.2 处理器架构扩展 | 第25-30页 |
| 3.2.1 处理器执行状态切换 | 第25-26页 |
| 3.2.2 中断设计 | 第26-27页 |
| 3.2.3 寄存器扩展 | 第27-28页 |
| 3.2.4 Cache架构扩展 | 第28-29页 |
| 3.2.5 MMU架构扩展 | 第29-30页 |
| 3.3 软件架构设计 | 第30-33页 |
| 3.3.1 安全操作系统 | 第31-32页 |
| 3.3.2 可信运行库 | 第32页 |
| 3.3.3 安全启动 | 第32-33页 |
| 3.4 本章小结 | 第33-34页 |
| 第四章 基于PowerPC的安全SoC仿真实现 | 第34-49页 |
| 4.1 SoC仿真 | 第34-37页 |
| 4.1.1 地址映射表 | 第34-35页 |
| 4.1.2 基本总线扩展 | 第35-37页 |
| 4.1.3 DCR总线 | 第37页 |
| 4.2 DMA仿真 | 第37-42页 |
| 4.2.1 DMA2PLB4功能 | 第38页 |
| 4.2.2 DMA仿真实现 | 第38-41页 |
| 4.2.3 安全扩展 | 第41-42页 |
| 4.3 处理器扩展 | 第42-45页 |
| 4.3.1 中断 | 第42-44页 |
| 4.3.2 Cache | 第44-45页 |
| 4.4 应用程序设计 | 第45-48页 |
| 4.4.1 基本应用程序 | 第45-46页 |
| 4.4.2 中断程序 | 第46-48页 |
| 4.5 本章小结 | 第48-49页 |
| 第五章 实验与结论 | 第49-55页 |
| 5.1 基本DMA测试 | 第49-50页 |
| 5.2 安全扩展测试 | 第50-54页 |
| 5.2.1 安全访存测试 | 第51-52页 |
| 5.2.2 安全DMA测试 | 第52-53页 |
| 5.2.3 安全Cache测试 | 第53-54页 |
| 5.3 本章小结 | 第54-55页 |
| 第六章 总结与展望 | 第55-57页 |
| 6.1 总结 | 第55页 |
| 6.2 展望 | 第55-57页 |
| 参考文献 | 第57-61页 |
| 发表论文和参加科研情况说明 | 第61-62页 |
| 致谢 | 第62-63页 |
