| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 课题研究背景及意义 | 第7-8页 |
| 1.2 国内外研究现状 | 第8-9页 |
| 1.3 本文的工作和论文安排 | 第9-11页 |
| 第二章 流水线 ADC 误差源概述 | 第11-25页 |
| 2.1 流水线 ADC 基本原理及性能参数 | 第11-16页 |
| 2.1.1 流水线 ADC 基本原理 | 第11-13页 |
| 2.1.2 基本性能参数 | 第13页 |
| 2.1.3 静态指标 | 第13-15页 |
| 2.1.4 动态指标 | 第15-16页 |
| 2.3 流水线 ADC 中误差源分析 | 第16-23页 |
| 2.3.1 比较器误差 | 第17-18页 |
| 2.3.2 电容失配 | 第18-20页 |
| 2.3.3 非理想运放 | 第20-21页 |
| 2.3.4 电荷注入 | 第21-22页 |
| 2.3.5 时钟馈通效应 | 第22-23页 |
| 2.4 本章小结 | 第23-25页 |
| 第三章 流水线 ADC 中数字校准理论研究及行为级建模 | 第25-39页 |
| 3.1 校准技术概述 | 第25-32页 |
| 3.1.1 模拟校准技术 | 第25-27页 |
| 3.1.2 数字校准技术 | 第27-32页 |
| 3.2 流水线 ADC 及其数字校准算法的行为级模型验证 | 第32-37页 |
| 3.2.1 理想的 14 位 250MSPS 流水线 ADC 的行为级模型建立 | 第32-34页 |
| 3.2.2 数字校准算法仿真验证 | 第34-37页 |
| 3.3 本章小结 | 第37-39页 |
| 第四章 数字校准的 RTL 电路实现 | 第39-57页 |
| 4.1 适用于 14 位 250MSPS 流水线 ADC 的 OFFLINE 算法分析 | 第39-43页 |
| 4.2 数字校准整体方案规划 | 第43-46页 |
| 4.3 关键模块设计 | 第46-55页 |
| 4.3.1 1.5 位错位相加 | 第46-50页 |
| 4.3.2 校准测量部分 | 第50-55页 |
| 4.3 本章小结 | 第55-57页 |
| 第五章 流水线 ADC 数字电路的物理实现 | 第57-69页 |
| 5.1 ASIC 物理设计 | 第57-62页 |
| 5.2 版图实现 | 第62-66页 |
| 5.2.1 逻辑综合 | 第62-64页 |
| 5.2.2 布局布线 | 第64页 |
| 5.2.3 物理验证 | 第64-65页 |
| 5.2.4 时序仿真 | 第65页 |
| 5.2.5 最终版图输出 | 第65-66页 |
| 5.3 版图后系统性能仿真 | 第66-67页 |
| 5.4 本章小结 | 第67-69页 |
| 第六章 总结与展望 | 第69-71页 |
| 6.1 总结 | 第69页 |
| 6.2 展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 研究成果 | 第77-78页 |
