| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 引言 | 第9-15页 |
| 1.1 课题背景与目的 | 第9-11页 |
| 1.2 国内外研究动态 | 第11-13页 |
| 1.2.1 预失真技术研究现状 | 第11-12页 |
| 1.2.2 变步长 LMS 研究现状 | 第12-13页 |
| 1.3 选题的意义 | 第13页 |
| 1.4 论文主要工作和内容安排 | 第13-15页 |
| 第2章 数字预失真基本理论 | 第15-31页 |
| 2.1 数字预失真基本原理 | 第15-16页 |
| 2.2 功放的数学模型 | 第16-23页 |
| 2.2.1 无记忆功放模型 | 第16-19页 |
| 2.2.2 有记忆功放模型 | 第19-23页 |
| 2.3 功放非线性分析 | 第23-26页 |
| 2.3.1 幅度失真和相位失真 | 第23页 |
| 2.3.2 谐波失真 | 第23-24页 |
| 2.3.3 互调失真 | 第24-26页 |
| 2.3.4 交调失真 | 第26页 |
| 2.4 预失真系统评价指标 | 第26-30页 |
| 2.4.1 1dB 压缩点 | 第27页 |
| 2.4.2 邻信道功率比 ACPR | 第27-28页 |
| 2.4.3 误差矢量幅度 | 第28-29页 |
| 2.4.4 FPGA 设计原则 | 第29-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第3章 数字预失真方案和算法研究 | 第31-43页 |
| 3.1 数字预失真实现方案 | 第31-33页 |
| 3.1.1 预失真学习结构 | 第31-32页 |
| 3.1.2 预失真实现方式 | 第32-33页 |
| 3.2 数字预失真自适应算法研究 | 第33-37页 |
| 3.2.1 LMS 算法 | 第34-35页 |
| 3.2.2 RLS 算法 | 第35-36页 |
| 3.2.3 阻尼牛顿算法 | 第36-37页 |
| 3.3 变步长 LMS 算法 | 第37-42页 |
| 3.3.1 变步长 LMS 算法 | 第37-39页 |
| 3.3.2 计算复杂度分析 | 第39-40页 |
| 3.3.3 仿真分析 | 第40-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第4章 数字预失真的仿真 | 第43-55页 |
| 4.1 仿真平台的搭建 | 第43-46页 |
| 4.1.1 查找表系数读取 | 第43-45页 |
| 4.1.2 查找表系数写入 | 第45页 |
| 4.1.3 环路延时估计 | 第45-46页 |
| 4.2 查找表系数更新 | 第46-48页 |
| 4.2.1 变步长 LMS 算法的系数更新 | 第46-47页 |
| 4.2.2 采用 LS 算法进行系数更新 | 第47-48页 |
| 4.3 System Generator 仿真结果 | 第48-54页 |
| 4.3.1 无记忆多项式模型预失真效果 | 第48-50页 |
| 4.3.2 有记忆多项式模型预失真效果 | 第50-54页 |
| 4.4 本章小结 | 第54-55页 |
| 第5章 数字预失真系统平台的搭建 | 第55-75页 |
| 5.1 数字中频板 | 第56-60页 |
| 5.1.1 AD6649 配置 | 第57-59页 |
| 5.1.2 AD9122 配置 | 第59-60页 |
| 5.2 中频处理 | 第60-66页 |
| 5.2.1 下变频处理 | 第60-64页 |
| 5.2.2 上变频处理 | 第64-65页 |
| 5.2.3 上下变频链路测试结果 | 第65-66页 |
| 5.3 复数 LMS 实现 | 第66-73页 |
| 5.3.1 复数乘加模块 | 第67-70页 |
| 5.3.2 复数 LMS 实现 | 第70-73页 |
| 5.3.3 整体测试 | 第73页 |
| 5.4 FPGA 逻辑资源占用率 | 第73页 |
| 5.5 本章小结 | 第73-75页 |
| 第6章 总结与展望 | 第75-76页 |
| 6.1 论文总结 | 第75页 |
| 6.2 后期工作及展望 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-81页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第81页 |