| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第1章 绪论 | 第13-21页 |
| 1.1 论文的研究背景和意义 | 第13-14页 |
| 1.2 高性能CMOS相机发展现状 | 第14-17页 |
| 1.2.1 国外高性能相机研究状况 | 第14-16页 |
| 1.2.2 国内高性能相机研究状况 | 第16-17页 |
| 1.3 CMOS传感器非均匀性校正研究现状 | 第17页 |
| 1.4 广角镜头畸变校正技术研究现状 | 第17-19页 |
| 1.5 本课题的主要内容 | 第19-21页 |
| 第2章 高性能CMOS相机系统方案设计 | 第21-27页 |
| 2.1 CMOS相机系统技术指标 | 第21页 |
| 2.2 CMOS相机系统架构 | 第21-22页 |
| 2.3 相机系统总体方案 | 第22-26页 |
| 2.3.1 CMOS图像传感器 | 第22-23页 |
| 2.3.2 相机系统核心控制 | 第23-24页 |
| 2.3.3 图像传输 | 第24-25页 |
| 2.3.4 SRAM | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第3章 CMOS相机驱动程序设计 | 第27-53页 |
| 3.1 总体逻辑方案 | 第27-28页 |
| 3.2 SRAM与FLASH数据读写模块 | 第28-33页 |
| 3.2.1 时钟单元 | 第29-30页 |
| 3.2.2 FLASH读模块 | 第30-31页 |
| 3.2.3 SRAM读写模块 | 第31-33页 |
| 3.3 图像采集模块 | 第33-42页 |
| 3.3.1 相机启动工作 | 第34-35页 |
| 3.3.2 SPI参数配置模块 | 第35-37页 |
| 3.3.3 数据接收模块 | 第37-42页 |
| 3.4 像素的合并拼接 | 第42-47页 |
| 3.4.1 4像素合并 | 第43-44页 |
| 3.4.2 行合并 | 第44-46页 |
| 3.4.3 图像拼接 | 第46-47页 |
| 3.5 CameraLink传输模块 | 第47-52页 |
| 3.5.1 端口映射 | 第47-48页 |
| 3.5.2 编码 | 第48-49页 |
| 3.5.3 并串转换 | 第49-51页 |
| 3.5.4 CameraLink模块仿真 | 第51-52页 |
| 3.6 本章小结 | 第52-53页 |
| 第4章 非均匀性校正算法研究及FPGA实现 | 第53-69页 |
| 4.1 CMOS图像传感器成像非均匀性及其产生原因 | 第53-54页 |
| 4.2 非均匀校正算法综述 | 第54-56页 |
| 4.2.1 两点校正算法 | 第54页 |
| 4.2.2 时域高通滤波法 | 第54-55页 |
| 4.2.3 神经网络法 | 第55-56页 |
| 4.3 CMV4000探测器非均匀性校正 | 第56-63页 |
| 4.3.1 非均匀性分析 | 第56-58页 |
| 4.3.2 CMV4000非均匀性校正 | 第58-63页 |
| 4.4 非均匀性校正算法FPGA实现 | 第63-68页 |
| 4.4.1 基于FPGA的图像滤波模块设计 | 第63-64页 |
| 4.4.2 基于FPGA的非均匀性校正模块设计 | 第64-65页 |
| 4.4.3 非均匀性校正结果 | 第65-68页 |
| 4.5 本章小结 | 第68-69页 |
| 第5章 广角镜头畸变校正算法研究及实现 | 第69-87页 |
| 5.1 概述 | 第69页 |
| 5.2 畸变校正算法综述 | 第69-73页 |
| 5.2.1 模板法 | 第69-71页 |
| 5.2.2 参数法..等效球面模型法 | 第71-72页 |
| 5.2.3 神经网络 | 第72-73页 |
| 5.3 fθ镜头畸变分析 | 第73-75页 |
| 5.4 fθ镜头畸变校正 | 第75-76页 |
| 5.5 fθ镜头畸变校正FPGA实现 | 第76-84页 |
| 5.5.1 畸变校正实现方案 | 第77-82页 |
| 5.5.2 畸变校正实验结果 | 第82-84页 |
| 5.6 本章小结 | 第84-87页 |
| 第6章 总结与展望 | 第87-89页 |
| 6.1 总结 | 第87页 |
| 6.2 展望 | 第87-89页 |
| 参考文献 | 第89-93页 |
| 致谢 | 第93-95页 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 | 第95页 |