| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景及意义 | 第10-12页 |
| 1.1.1 研究背景 | 第10页 |
| 1.1.2 研究意义 | 第10-12页 |
| 1.2 研究现状 | 第12-13页 |
| 1.3 论文的研究内容及创新 | 第13页 |
| 1.4 论文结构 | 第13-14页 |
| 第二章 阻变存储器概述 | 第14-22页 |
| 2.1 新型存储器的分类 | 第14-18页 |
| 2.1.1 铁电存储器 | 第14-15页 |
| 2.1.2 相变存储器 | 第15-16页 |
| 2.1.3 磁阻存储器 | 第16-17页 |
| 2.1.4 阻变存储器 | 第17-18页 |
| 2.2 阻变存储器的工作原理与整体结构 | 第18-21页 |
| 2.2.1 阻变存储器的工作原理 | 第18-19页 |
| 2.2.2 阻变存储器的整体结构 | 第19-21页 |
| 2.3 本章小结 | 第21-22页 |
| 第三章 基于阻变存储器的新型逻辑计算电路设计 | 第22-39页 |
| 3.1 基于阻变存储器逻辑计算电路传统设计方法 | 第22-24页 |
| 3.2 基于阻变存储器的新型逻辑计算电路设计 | 第24-30页 |
| 3.2.1 理论基础——MIG逻辑 | 第24-25页 |
| 3.2.2 MIG与阻变存储器的匹配性 | 第25-27页 |
| 3.2.3 一位全加器电路设计 | 第27-30页 |
| 3.3 加法器设计评价 | 第30-31页 |
| 3.4 模拟与验证 | 第31-34页 |
| 3.4.1 阻变存储器的Verilog-A模型设计 | 第31-32页 |
| 3.4.2 电路功能仿真及结果 | 第32-34页 |
| 3.5 拓展:2×2BIT乘法器电路设计 | 第34-37页 |
| 3.6 本章小结 | 第37-39页 |
| 第四章 阻变存储器的外围读写电路抗温度影响设计 | 第39-45页 |
| 4.1 不同温度条件对阻变存储器性能的影响 | 第39-41页 |
| 4.1.1 低温环境对阻变存储器的影响 | 第39-40页 |
| 4.1.2 高温环境对阻变存储器的影响 | 第40-41页 |
| 4.2 外围读写电路的抗温度影响设计 | 第41-44页 |
| 4.2.1 写电路设计——Write-verify电路设计 | 第41-43页 |
| 4.2.2 自适应灵敏放大器读出电路设计 | 第43-44页 |
| 4.3 本章小结 | 第44-45页 |
| 第五章 外围电路仿真分析 | 第45-52页 |
| 5.1 写验证电路仿真结果及分析 | 第45-46页 |
| 5.2 自适应灵敏放大器读出电路仿真结果分析 | 第46-49页 |
| 5.3 整体布局及版图设计 | 第49-51页 |
| 5.4 本章小结 | 第51-52页 |
| 第六章 结论及展望 | 第52-54页 |
| 6.1 结论 | 第52-53页 |
| 6.2 研究展望 | 第53-54页 |
| 参考文献 | 第54-59页 |
| 附录A | 第59-61页 |
| 在学期间的研究成果 | 第61-62页 |
| 致谢 | 第62-63页 |