高速串行闪存通用驱动程序设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第7-12页 |
| 1.1 论文背景与意义 | 第7-9页 |
| 1.2 论文研究目标 | 第9-10页 |
| 1.3 论文章节结构 | 第10-12页 |
| 第2章 闪存原理及结构 | 第12-22页 |
| 2.1 存储单元原理 | 第12-15页 |
| 2.1.1 浮栅简介 | 第12-13页 |
| 2.1.2 读写擦原理 | 第13-15页 |
| 2.2 闪存结构与特性 | 第15-18页 |
| 2.2.1 NORFlash结构闪存 | 第15页 |
| 2.2.2 NANDFlash结构闪存 | 第15-17页 |
| 2.2.3 两种结构闪存特性对比 | 第17-18页 |
| 2.2.4 闪存特性小结 | 第18页 |
| 2.3 高速串行闪存简介 | 第18-22页 |
| 第3章 高速串行闪存控制方式 | 第22-35页 |
| 3.1 高速串行闪存时序模式 | 第22-25页 |
| 3.2 高速串行闪存的读写擦 | 第25-33页 |
| 3.2.1 高速串行闪存的读 | 第25-29页 |
| 3.2.2 高速串行闪存的写 | 第29-31页 |
| 3.2.3 高速串行闪存的擦 | 第31-33页 |
| 3.3 高速串行闪存重要特性 | 第33-35页 |
| 第4章 高速串行闪存硬件接口 | 第35-40页 |
| 4.1 HSFI管脚和寄存器 | 第35-38页 |
| 4.2 HSFI控制原理 | 第38-40页 |
| 第5章 高速串行闪存通用驱动软件 | 第40-63页 |
| 5.1 驱动物理层 | 第43-50页 |
| 5.2 驱动公共层 | 第50-55页 |
| 5.3 驱动接口层 | 第55-57页 |
| 5.4 驱动设备层 | 第57页 |
| 5.5 驱动配置层 | 第57-59页 |
| 5.6 驱动抽象层 | 第59-60页 |
| 5.7 驱动调试小结 | 第60-63页 |
| 总结 | 第63-64页 |
| 参考文献 | 第64-65页 |
| 致谢 | 第65页 |
