数字电路功耗分析及优化的研究
| 前言 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 研究背景 | 第10-12页 |
| 1.2 研究现状 | 第12-13页 |
| 1.3 功耗优化方法 | 第13页 |
| 1.4 论文结构 | 第13-15页 |
| 第2章 CMOS 电路低功耗设计 | 第15-25页 |
| 2.1 CMOS 电路的功耗 | 第15-20页 |
| 2.1.1 动态功耗 | 第15-17页 |
| 2.1.2 短路功耗 | 第17-18页 |
| 2.1.3 漏电流功耗 | 第18-20页 |
| 2.2 CMOS 电路功低功耗设计 | 第20-24页 |
| 2.3 总结 | 第24-25页 |
| 第3章 功耗分析 | 第25-34页 |
| 3.1 功耗分析的特点 | 第25-28页 |
| 3.1.1 功耗估计 | 第25-26页 |
| 3.1.2 仿真分析方法 | 第26-27页 |
| 3.1.3 概率分析方法 | 第27-28页 |
| 3.2 功耗模型 | 第28-33页 |
| 3.4 小结 | 第33-34页 |
| 第4章 低功耗设计 | 第34-46页 |
| 4.1 低功耗设计方法与技术 | 第34页 |
| 4.2 工艺级功耗优化 | 第34-35页 |
| 4.3 电路级功耗优化 | 第35-37页 |
| 4.4 版图级低功耗优化 | 第37页 |
| 4.5 门级的低功耗优化 | 第37-41页 |
| 4.6 寄存器传输级（RTL）的低功耗优化技术 | 第41-42页 |
| 4.7 算法级的低功耗设计 | 第42-44页 |
| 4.8 系统级低功耗设计 | 第44-46页 |
| 第5章 结论 | 第46-47页 |
| 参考文献 | 第47-51页 |
| 致谢 | 第51页 |
