数字化变电站合并单元软件设计与实现
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 研究背景及意义 | 第10-12页 |
| 1.2 研究现状 | 第12页 |
| 1.3 研究内容与安排 | 第12-14页 |
| 第2章 合并单元需求分析与方案设计 | 第14-19页 |
| 2.1 电子互感器 | 第14-15页 |
| 2.2 牵引变电所配置分析 | 第15-17页 |
| 2.3 合并单元整体实现方案 | 第17-18页 |
| 2.4 本章小结 | 第18-19页 |
| 第3章 合并单元软件设计 | 第19-33页 |
| 3.1 合并单元软件设计方案 | 第19-20页 |
| 3.2 数据采集模块设计 | 第20-22页 |
| 3.2.1 接收解析模块 | 第20-22页 |
| 3.2.2 AD采样控制模块 | 第22页 |
| 3.3 数据处理模块设计 | 第22-29页 |
| 3.3.1 积分器设计 | 第23-24页 |
| 3.3.2 重采样 | 第24-26页 |
| 3.3.3 数据同步模块设计 | 第26-29页 |
| 3.4 数据发送模块设计 | 第29-31页 |
| 3.5 本章小结 | 第31-33页 |
| 第4章 合并单元详细设计与实现 | 第33-49页 |
| 4.1 数据采集模块详细设计 | 第33-40页 |
| 4.1.1 解码模块设计 | 第33-35页 |
| 4.1.2 FT3帧解析 | 第35-36页 |
| 4.1.3 CRC模块设计 | 第36-39页 |
| 4.1.4 AD控制子模块设计 | 第39-40页 |
| 4.2 数据处理模块详细设计 | 第40-44页 |
| 4.2.1 积分器详细设计 | 第40-41页 |
| 4.2.2 滤波重采样模块详细设计 | 第41-43页 |
| 4.2.3 插值同步模块详细设计 | 第43-44页 |
| 4.3 数据发送子模块详细设计 | 第44-48页 |
| 4.4 本章小结 | 第48-49页 |
| 第5章 仿真与测试 | 第49-62页 |
| 5.1 仿真流程 | 第49-50页 |
| 5.2 数据采集模块 | 第50-55页 |
| 5.2.1 曼彻斯特解码 | 第50-51页 |
| 5.2.2 帧解析 | 第51-52页 |
| 5.2.3 CRC校验 | 第52-54页 |
| 5.2.4 AD采样控制模块 | 第54-55页 |
| 5.3 数据处理模块 | 第55-60页 |
| 5.3.1 积分器 | 第55-56页 |
| 5.3.2 重采样 | 第56-59页 |
| 5.3.3 插值同步 | 第59-60页 |
| 5.4 数据发送模块 | 第60-61页 |
| 5.5 本章小结 | 第61-62页 |
| 结论与展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读学位期间发表的论文 | 第67页 |
