| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 通信系统概述 | 第12-13页 |
| 1.2 课题研究背景 | 第13-14页 |
| 1.3 基带信号处理概述 | 第14-15页 |
| 1.4 论文的内容及工作安排 | 第15-18页 |
| 第二章 无线通信协议和FPGA开发流程 | 第18-28页 |
| 2.1 802.11 无线通信协议综述 | 第18-21页 |
| 2.2 正交频分复用（OFDM）技术原理 | 第21-22页 |
| 2.3 信道编码和解码 | 第22-23页 |
| 2.4 FIR滤波器 | 第23-24页 |
| 2.5 FPGA简介 | 第24-25页 |
| 2.6 WARP平台 | 第25-26页 |
| 2.7 本章总结 | 第26-28页 |
| 第三章 卷积编码器设计 | 第28-34页 |
| 3.1 卷积编码概述 | 第28-29页 |
| 3.2 卷积码的表示方法 | 第29-31页 |
| 3.3 卷积编码器硬件设计 | 第31-33页 |
| 3.4 本章总结 | 第33-34页 |
| 第四章 Viterbi译码器 | 第34-52页 |
| 4.1 Viterbi译码器原理 | 第34-38页 |
| 4.2 Viterbi译码模块硬件设计 | 第38-48页 |
| 4.2.1 总体设计思路 | 第38-39页 |
| 4.2.2 分支度量模块 | 第39-41页 |
| 4.2.3 加比选模块 | 第41-43页 |
| 4.2.4 累加度量值RAM模块 | 第43-44页 |
| 4.2.5 幸存信息存储RAM模块 | 第44-46页 |
| 4.2.6 回溯模块 | 第46-48页 |
| 4.3 Viterbi译码模块仿真综合性能分析 | 第48-51页 |
| 4.4 本章总结 | 第51-52页 |
| 第五章 FIR滤波器 | 第52-68页 |
| 5.1 FIR滤波器原理 | 第52-53页 |
| 5.2 FIR滤波器硬件结构 | 第53-55页 |
| 5.2.1 直接实现结构 | 第53-54页 |
| 5.2.2 FIR滤波器串行结构 | 第54-55页 |
| 5.2.3 FIR滤波器并行结构 | 第55页 |
| 5.3 插值FIR滤波器 | 第55-60页 |
| 5.3.1 信号内插 | 第55-56页 |
| 5.3.2 插值FIR滤波器硬件结构 | 第56-57页 |
| 5.3.3 改进的插值FIR滤波器硬件结构 | 第57-59页 |
| 5.3.4 插值FIR滤波器仿真综合和性能分析 | 第59-60页 |
| 5.4 抽取FIR滤波器 | 第60-66页 |
| 5.4.1 信号抽取 | 第60-61页 |
| 5.4.2 抽取FIR滤波器硬件结构 | 第61-62页 |
| 5.4.3 抽取FIR滤波器硬件改进结构 | 第62-65页 |
| 5.4.4 抽取FIR滤波器仿真综合实现和性能分析 | 第65-66页 |
| 5.5 本章总结 | 第66-68页 |
| 第六章 结束语 | 第68-70页 |
| 6.1 工作总结 | 第68-69页 |
| 6.2 工作展望 | 第69-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 作者在学期间取得的学术成果 | 第76页 |