基于FPGA的图像采集和传输系统研究与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第11-17页 |
| 1.1 课题研究背景与意义 | 第11-12页 |
| 1.2 国内外研究现状以及发展趋势 | 第12-13页 |
| 1.3 方案设计与确定 | 第13-14页 |
| 1.4 论文研究成果与结构安排 | 第14-17页 |
| 2 除杂机图像采集和传输系统总体架构 | 第17-25页 |
| 2.1 系统概述 | 第17页 |
| 2.2 图像采集终端模块介绍 | 第17-18页 |
| 2.3 图像接收和传输板卡介绍 | 第18-22页 |
| 2.3.1 板卡整体架构介绍 | 第18-19页 |
| 2.3.2 Cyclone V系列FPGA介绍 | 第19-20页 |
| 2.3.3 千兆以太网PHY芯片介绍 | 第20-22页 |
| 2.4 图像接收和传输板卡工作流程 | 第22-24页 |
| 2.5 本章小结 | 第24-25页 |
| 3 FPGA内部逻辑设计 | 第25-36页 |
| 3.1 FPGA内部逻辑设计流程 | 第25页 |
| 3.2 图像源接收模块设计 | 第25-26页 |
| 3.3 时钟域转换模块设计 | 第26-28页 |
| 3.4 RGMⅡ接口处理模块设计 | 第28-35页 |
| 3.4.1 RGMⅡ接口处理模块架构介绍 | 第28-29页 |
| 3.4.2 RGMⅡ接口处理模块数据输入处理过程 | 第29-33页 |
| 3.4.3 RGMⅡ接口处理模块输出数据处理过程 | 第33-35页 |
| 3.5 本章小结 | 第35-36页 |
| 4 FPGA内部SOPC架构设计 | 第36-61页 |
| 4.1 SOPC架构介绍 | 第36-37页 |
| 4.1.1 SOPC硬件架构原理框图 | 第36-37页 |
| 4.1.2 SOPC架构开发工具 | 第37页 |
| 4.2 Avalon总线技术 | 第37-41页 |
| 4.2.1 总线介绍 | 第37-39页 |
| 4.2.2 总线接口协议分析以及实现原理 | 第39-41页 |
| 4.3 Nios Ⅱ软核CPU | 第41-44页 |
| 4.3.1 软核CPU介绍 | 第41页 |
| 4.3.2 软核CPU最小系统架构 | 第41-44页 |
| 4.4 基于触发机制的图像缓存软IP核设计 | 第44-49页 |
| 4.4.1 方案设计 | 第44-46页 |
| 4.4.2 在Qsys中实现方案 | 第46-49页 |
| 4.5 深度定制的MAC软IP核设计 | 第49-60页 |
| 4.5.1 以太网通信介绍 | 第49-51页 |
| 4.5.2 MAC软IP核整体架构设计 | 第51-52页 |
| 4.5.3 PHY初始化模块设计 | 第52-54页 |
| 4.5.4 以太网数据接收模块设计 | 第54-56页 |
| 4.5.5 以太网数据发送模块设计 | 第56-58页 |
| 4.5.6 IP核控制模块 | 第58-60页 |
| 4.6 本章小结 | 第60-61页 |
| 5 嵌入式软件开发 | 第61-70页 |
| 5.1 Nios Ⅱ软核CPU嵌入式软件开发介绍 | 第61-62页 |
| 5.2 与上位机交互代码设计 | 第62-66页 |
| 5.2.1 定制与上位机通信协议 | 第62页 |
| 5.2.2 上位机交互软件设计与实现 | 第62-66页 |
| 5.3 与用户交互代码设计 | 第66-69页 |
| 5.3.1 交互原理分析 | 第66页 |
| 5.3.2 用户交互软件设计与实现 | 第66-69页 |
| 5.4 本章小结 | 第69-70页 |
| 6 系统测试 | 第70-76页 |
| 6.1 系统测试方案设计 | 第70-71页 |
| 6.1.1 测试原理 | 第70-71页 |
| 6.1.2 图像数据测试工具 | 第71页 |
| 6.2 图像数据测试过程与结果分析 | 第71-75页 |
| 6.2.1 原始图像源阶段测试 | 第71-72页 |
| 6.2.2 图像信号以太网传输阶段测试 | 第72-73页 |
| 6.2.3 图像信号显示阶段测试 | 第73-74页 |
| 6.2.4 测试结果分析 | 第74-75页 |
| 6.3 本章小结 | 第75-76页 |
| 7 总结与展望 | 第76-78页 |
| 7.1 总结 | 第76页 |
| 7.2 展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-81页 |
