| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 低功耗SAR ADC国内外研究现状 | 第11-12页 |
| 1.3 章节安排 | 第12-14页 |
| 第二章 ADC概述 | 第14-23页 |
| 2.1 ADC的性能指标 | 第14-18页 |
| 2.1.1 分辨率 | 第14-15页 |
| 2.1.2 失调误差和增益误差 | 第15页 |
| 2.1.3 微分非线性DNL和积分非线性INL | 第15-16页 |
| 2.1.4 信噪比SNR和信号噪声失真比SNDR | 第16-17页 |
| 2.1.5 无杂散动态范围SFDR | 第17页 |
| 2.1.6 有效位数ENOB | 第17页 |
| 2.1.7 性能系数FOM | 第17-18页 |
| 2.2 ADC的分类 | 第18-22页 |
| 2.2.1 快闪型ADC | 第18-19页 |
| 2.2.2 逐次逼近型ADC | 第19-20页 |
| 2.2.3 流水线型ADC | 第20页 |
| 2.2.4 Σ-Δ ADC | 第20-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第三章 传统逐次逼近型ADC的设计与不足 | 第23-39页 |
| 3.1 传统逐次逼近型ADC的设计 | 第23-34页 |
| 3.1.1 数模转换器 | 第24-26页 |
| 3.1.2 比较器 | 第26-29页 |
| 3.1.3 逐次逼近逻辑 | 第29-31页 |
| 3.1.4 传统的转换方法 | 第31-33页 |
| 3.1.5 时序 | 第33-34页 |
| 3.2 传统设计中的不足之处 | 第34-38页 |
| 3.2.1 传统电容阵列的不足 | 第34-35页 |
| 3.2.2 传统转换方法的不足 | 第35-37页 |
| 3.2.3 时序安排上的不足 | 第37-38页 |
| 3.3 本章小结 | 第38-39页 |
| 第四章 降低逐次逼近型ADC功耗的方法 | 第39-61页 |
| 4.1 电荷再分布型DAC的低功耗设计 | 第39-53页 |
| 4.1.1 电容阵列功耗计算及传统转换方法功耗 | 第39-45页 |
| 4.1.2 分裂电容阵列（split capacitor array）和转换方法 | 第45-49页 |
| 4.1.3 分段电容/衰减电容阵列 | 第49-53页 |
| 4.1.4 其他电容阵列及转换方法 | 第53页 |
| 4.2 比较器的低功耗设计 | 第53-57页 |
| 4.2.1 冗余查找（redundant search）算法和可调增益放大器 | 第53-55页 |
| 4.2.2 锁存器失调电压补偿 | 第55页 |
| 4.2.3 时域比较器 | 第55-57页 |
| 4.3 逐次逼近逻辑的低功耗设计 | 第57-60页 |
| 4.3.1 降低数字部分电源电压VDD | 第58页 |
| 4.3.2 使用全单相触发器（true single phase flip-flop, TSPF） | 第58-59页 |
| 4.3.3 使用门控时钟（clock gated）环形计数器 | 第59-60页 |
| 4.4 本章小结 | 第60-61页 |
| 第五章 低功耗逐次逼近型ADC设计 | 第61-81页 |
| 5.1 对传统设计不足的改进 | 第61-63页 |
| 5.1.1 对传统电容阵列的改进 | 第61页 |
| 5.1.2 对传统转换方法的改进 | 第61-62页 |
| 5.1.3 对时序安排的改进 | 第62-63页 |
| 5.2 系统整体设计 | 第63-64页 |
| 5.3 各部分电路单元实现 | 第64-78页 |
| 5.3.1 电荷再分布型DAC | 第64-69页 |
| 5.3.2 比较器 | 第69-73页 |
| 5.3.3 逐次逼近型逻辑 | 第73-78页 |
| 5.4 整体电路仿真 | 第78-80页 |
| 5.5 本章小结 | 第80-81页 |
| 总结与展望 | 第81-83页 |
| 参考文献 | 第83-88页 |
| 攻读硕士学位期间取得的研究成果 | 第88-89页 |
| 致谢 | 第89-90页 |
| 附件 | 第90页 |
