| 摘要 | 第5-7页 |
| Abstract | 第7-9页 |
| 主要符号表 | 第13-16页 |
| 第一章 绪论 | 第16-34页 |
| 1.1 课题背景及研究意义 | 第16页 |
| 1.2 超声相控阵系统概述 | 第16-21页 |
| 1.2.1 超声相控阵系统基本原理 | 第17-18页 |
| 1.2.2 超声相控阵系统评价指标 | 第18-20页 |
| 1.2.3 超声相控阵系统性能关键技术分析 | 第20-21页 |
| 1.3 论文相关研究内容的国内外研究进展 | 第21-32页 |
| 1.3.1 提高超声相控阵系统精度方法的研究进展 | 第21-28页 |
| 1.3.2 提高超声相控阵系统实时性能的研究进展 | 第28-32页 |
| 1.4 论文的主要研究内容 | 第32-34页 |
| 第二章 基于正交互补Golay码超声相控阵编码激励技术 | 第34-57页 |
| 2.1 引言 | 第34页 |
| 2.2 理想编码激励条件及正交互补Golay分析与构成 | 第34-43页 |
| 2.2.1 理想编码激励条件 | 第34-38页 |
| 2.2.2 正交互补Golay码输出分析 | 第38-39页 |
| 2.2.3 正交互补Golay码合成方案 | 第39-43页 |
| 2.3 准单次激励正交互补Golay码编解码技术 | 第43-52页 |
| 2.3.1 准单次激励正交互补Golay码编解码关键技术 | 第44-50页 |
| 2.3.2 编解码效果性能分析 | 第50-52页 |
| 2.4 超声编解码收发系统设计仿真 | 第52-55页 |
| 2.4.1 基于Field II组件仿真方法 | 第52-54页 |
| 2.4.2 基于ModelSim组件仿真方法 | 第54-55页 |
| 2.5 本章小结 | 第55-57页 |
| 第三章 基于内插滤波超声相控阵系统接收延时算法研究 | 第57-79页 |
| 3.1 引言 | 第57页 |
| 3.2 粗细延时相结合方法多相内插延时聚焦原理 | 第57-58页 |
| 3.3 FIR多相内插滤波延时算法 | 第58-62页 |
| 3.3.1 FIR多相内插滤波算法框架 | 第58-60页 |
| 3.3.2 FIR内插滤波延时算法的FPGA实现 | 第60-61页 |
| 3.3.3 FIR内插滤波延时算法ModelSim仿真 | 第61-62页 |
| 3.4 多级半带内插滤波延时算法 | 第62-67页 |
| 3.4.1 多级HB改进内插滤波器设计原理 | 第62-64页 |
| 3.4.2 多级HB内插滤波延时算法FPGA实现 | 第64-66页 |
| 3.4.3 多级HB内插滤波延时算法ModelSim仿真 | 第66-67页 |
| 3.5 CIC内插滤波延时算法 | 第67-73页 |
| 3.5.1 CIC滤波器多相内插结构的实现 | 第67-69页 |
| 3.5.2 CIC滤波器多相分解公式推导 | 第69-70页 |
| 3.5.3 CIC内插滤波延时算法FPGA实现 | 第70-73页 |
| 3.5.4 CIC内插滤波延时算法ModelSim仿真 | 第73页 |
| 3.6 各种内插滤波延时算法性能比较与分析 | 第73-77页 |
| 3.6.1 各种内插滤波延时算法的精度分析 | 第73-75页 |
| 3.6.2 各种内插滤波延时算法实现与效果分析 | 第75-77页 |
| 3.7 本章小结 | 第77-79页 |
| 第四章 数值内插高速采样与多路并行压缩算法研究 | 第79-101页 |
| 4.1 引言 | 第79页 |
| 4.2 基于数值内插的高速采样与多路并行压缩算法框架 | 第79-81页 |
| 4.3 升采样小数倍的分段滑动三次Spline-Hermite插值方法实现 | 第81-93页 |
| 4.3.1 三次Spline插值法与三次Hermite带导数插值法性能分析 | 第81-86页 |
| 4.3.2 升采样小数倍的分段滑动三次Spline-Hermite插值法原理 | 第86-91页 |
| 4.3.3 nγ倍升采样FPGA仿真与试验分析 | 第91-93页 |
| 4.4 升采样整数倍的CIC多相内插滤波插值法原理 | 第93-95页 |
| 4.5 基于多路并行回波信号压缩算法 | 第95-100页 |
| 4.5.1 多路并行回波任意倍压缩原理 | 第95-96页 |
| 4.5.2 多路并行整数K倍数据极大值压缩方法 | 第96-98页 |
| 4.5.3 并行峰值保持压缩算法FPGA仿真与试验分析 | 第98-100页 |
| 4.6 本章小结 | 第100-101页 |
| 第五章 大数据下降噪模式与高速缓存及传输方法 | 第101-129页 |
| 5.1 引言 | 第101页 |
| 5.2 大数据下降噪模式与高速缓存及传输方法总体框架 | 第101-102页 |
| 5.3 数字降噪的DDR3高速数据缓存实现机制 | 第102-114页 |
| 5.3.1 滑动平均高速数据缓存的DDR3实现机制 | 第103-106页 |
| 5.3.2 提升小波变换去噪机理研究 | 第106-109页 |
| 5.3.3 基于DDR3数据存储方案 5/3 的提升小波去噪算法实现 | 第109-112页 |
| 5.3.4 数据去噪算法仿真与实验 | 第112-114页 |
| 5.4 基于PCIe总线超声数据高速传输优化方案 | 第114-128页 |
| 5.4.1 高速传输与存储硬件架构设计 | 第114-115页 |
| 5.4.2 基于多FIFO共享带宽的多组扫查数据传输数学建模与静态调度 | 第115-121页 |
| 5.4.3 基于PCIe总线高速数据传输实验 | 第121-128页 |
| 5.5 本章小结 | 第128-129页 |
| 第六章 关键技术应用实验与分析 | 第129-137页 |
| 6.1 引言 | 第129页 |
| 6.2 超声相控阵系统关键技术整体应用方案 | 第129-130页 |
| 6.3 风力发电变桨螺栓孔缺陷无损检测应用 | 第130-136页 |
| 6.3.1 应用方案模块分析 | 第131-132页 |
| 6.3.2 检测结果分析 | 第132-136页 |
| 6.4 本章小节 | 第136-137页 |
| 结论与展望 | 第137-139页 |
| 参考文献 | 第139-148页 |
| 攻读博士学位期间取得的研究成果 | 第148-150页 |
| 致谢 | 第150-151页 |
| 附件 | 第151页 |
