基于FPGA的多通道SATA接口设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 论文的背景和意义 | 第16页 |
| 1.2 国内外研究现状 | 第16-18页 |
| 1.3 论文工作安排 | 第18-20页 |
| 第二章 系统结构及硬件设计 | 第20-36页 |
| 2.1 系统方案设计 | 第20-21页 |
| 2.2 VPX背板设计 | 第21-23页 |
| 2.2.1 VPX标准 | 第21-22页 |
| 2.2.2 系统背板设计 | 第22-23页 |
| 2.3 高速串行接口 | 第23-29页 |
| 2.3.1 RocketIO技术分析 | 第23-24页 |
| 2.3.2 RocketIO结构 | 第24-28页 |
| 2.3.3 RocketIO接口配置 | 第28-29页 |
| 2.4 存储阵列硬件设计 | 第29-35页 |
| 2.4.1 SATA通路设计 | 第29-31页 |
| 2.4.2 存储控制板与存储阵列板设计 | 第31-35页 |
| 2.5 本章小结 | 第35-36页 |
| 第三章 多通道SATA接口的设计与实现 | 第36-64页 |
| 3.1 总体设计 | 第36-37页 |
| 3.2 SATA控制模块 | 第37-54页 |
| 3.2.1 SATA协议研究 | 第37-45页 |
| 3.2.2 物理通路建立 | 第45-49页 |
| 3.2.3 SATA控制IP设计 | 第49-52页 |
| 3.2.4 应用层设计实现 | 第52-54页 |
| 3.3 数据传输模块 | 第54-56页 |
| 3.3.1 数据存储的设计实现 | 第54-55页 |
| 3.3.2 数据回读的设计实现 | 第55-56页 |
| 3.4 时钟管理模块 | 第56-58页 |
| 3.4.1 时钟配置设计 | 第56-57页 |
| 3.4.2 各模块使能控制 | 第57-58页 |
| 3.5 命令管理模块 | 第58-63页 |
| 3.5.1 系统准备过程 | 第58-59页 |
| 3.5.2 命令收发设计 | 第59-61页 |
| 3.5.3 数据读写控制 | 第61-63页 |
| 3.6 本章小结 | 第63-64页 |
| 第四章 多通道SATA接口测试 | 第64-82页 |
| 4.1 硬盘检测问题及解决方案 | 第64-67页 |
| 4.1.1 问题分析 | 第64-65页 |
| 4.1.2 解决方案 | 第65-67页 |
| 4.2 系统稳定性问题及解决方案 | 第67-74页 |
| 4.2.1 系统稳定工作状态分析 | 第68-69页 |
| 4.2.2 数据传输中断现象分析 | 第69-70页 |
| 4.2.3 提高系统稳定性方案 | 第70-74页 |
| 4.3 大容量存储系统实验分析 | 第74-80页 |
| 4.3.1 数据传输测试 | 第74-77页 |
| 4.3.2 数据准确性测试 | 第77-80页 |
| 4.4 本章小结 | 第80-82页 |
| 第五章 总结与展望 | 第82-84页 |
| 参考文献 | 第84-86页 |
| 致谢 | 第86-88页 |
| 作者简介 | 第88-89页 |
