| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-13页 |
| ·ASIC 设计领域后端技术的发展及现状 | 第8-9页 |
| ·论文背景 | 第9-12页 |
| ·本论文的结构 | 第12页 |
| ·本文的创新点 | 第12-13页 |
| 第二章 解码芯片后端设计流程及前端准备 | 第13-25页 |
| ·解码芯片后端流程 | 第13-16页 |
| ·解码芯片使用的后端工具 | 第16-20页 |
| ·芯片的前端准备 | 第20-25页 |
| 第三章 解码芯片的时序问题及解决方案 | 第25-48页 |
| ·解码芯片的数据流分析 | 第26-28页 |
| ·时序分析的重要性及其原理 | 第28-34页 |
| ·时序分析的重要性 | 第28页 |
| ·时序分析常用工具及其原理 | 第28-30页 |
| ·时序违规（Timing Violation）的基本原理 | 第30-34页 |
| ·后端设计时序分析的问题及其解决方案 | 第34-41页 |
| ·芯片设计过程中时序违规的解决方案 | 第34-36页 |
| ·复杂时钟结构带来的问题及解决方案 | 第36-41页 |
| ·基于PrimeTime 的解码芯片时序问题解决实例 | 第41-48页 |
| ·乘法器延时的解决方案 | 第41-42页 |
| ·外部互连延时的解决方案 | 第42-44页 |
| ·复杂时钟域的解决方案 | 第44-48页 |
| 第四章 解码芯片的电源网络设计及功耗分析 | 第48-66页 |
| ·电源网络设计带来的问题及其解决方案 | 第48-54页 |
| ·电压降（IR Drop）问题 | 第48-49页 |
| ·电迁移（EM）问题 | 第49-51页 |
| ·解码芯片的电源网络设计 | 第51-54页 |
| ·功耗分析的重要性及其原理 | 第54-57页 |
| ·为什么要进行功耗分析 | 第54-56页 |
| ·功耗分析基本原理 | 第56-57页 |
| ·解码芯片的电源网络分析及功耗分析 | 第57-61页 |
| ·使用Astro-Rail 进行电源网络分析 | 第57-60页 |
| ·使用PrimePower 进行功耗分析 | 第60-61页 |
| ·对低功耗技术的一点补充 | 第61-66页 |
| ·当今低功耗设计的方法及其比较 | 第62-66页 |
| 第五章 解码芯片的IP 复用和封装设计 | 第66-72页 |
| ·解码芯片中的IP 使用 | 第66-67页 |
| ·IP 使用应该注意的问题 | 第67-69页 |
| ·解码芯片设计中IP 的布局 | 第67-68页 |
| ·模拟IP 的保护措施 | 第68-69页 |
| ·利用AutoCAD 模拟解码芯片的封装 | 第69-72页 |
| 第六章 总结 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 攻硕期间取得的成果 | 第77-78页 |