| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 课题背景与意义 | 第11-13页 |
| 1.2 国内外研究现状 | 第13-14页 |
| 1.2.1 国外研究现状 | 第13-14页 |
| 1.2.2 国内研究现状 | 第14页 |
| 1.3 论文的主要工作 | 第14-15页 |
| 1.4 论文的结构安排 | 第15-17页 |
| 第2章 宽带数字信道化接收机的关键技术研究 | 第17-34页 |
| 2.1 带通采样定理 | 第17页 |
| 2.2 多率信号处理 | 第17-18页 |
| 2.2.1 整数倍抽取 | 第17-18页 |
| 2.2.2 整数倍内插 | 第18页 |
| 2.3 基于多相滤波的数字信道化 | 第18-21页 |
| 2.3.1 基于多相滤波的数字信道化接收机结构 | 第18-20页 |
| 2.3.2 基于多相滤波的数字信道化接收机仿真 | 第20-21页 |
| 2.4 CORDIC算法 | 第21-27页 |
| 2.4.1 原始CORDIC算法 | 第21-23页 |
| 2.4.2 单向旋转CORDIC算法 | 第23-24页 |
| 2.4.3 快速收敛CORDIC算法 | 第24-26页 |
| 2.4.4 改进的向量模式CORDIC算法 | 第26-27页 |
| 2.5 数控振荡器 | 第27页 |
| 2.6 FIR滤波器 | 第27-29页 |
| 2.6.1 FIR滤波器原理 | 第27-29页 |
| 2.6.2 分布式FIR滤波器 | 第29页 |
| 2.7 信道化后续处理 | 第29-33页 |
| 2.7.1 基于CORDIC算法的瞬时测频 | 第29-30页 |
| 2.7.2 信号所在真实信道判决 | 第30页 |
| 2.7.3 瞬时特征提取仿真 | 第30-32页 |
| 2.7.4 FFT谱分析 | 第32页 |
| 2.7.5 FFT谱分析仿真 | 第32-33页 |
| 2.8 本章小结 | 第33-34页 |
| 第3章 双模式数字信道化接收机的设计 | 第34-43页 |
| 3.1 信号重构算法 | 第34-36页 |
| 3.2 并行数字下变频 | 第36-38页 |
| 3.2.1 传统数字下变频的缺陷 | 第36-37页 |
| 3.2.2 并行数字下变频 | 第37页 |
| 3.2.3 并行数字下变频仿真 | 第37-38页 |
| 3.3 双模式数字信道化接收机设计方案 | 第38-41页 |
| 3.3.1 接收机设计指标 | 第39页 |
| 3.3.2 接收机结构方案 | 第39-41页 |
| 3.4 软硬件平台 | 第41-42页 |
| 3.4.1 软件平台 | 第41页 |
| 3.4.2 硬件平台 | 第41-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第4章 双模式数字信道化接收机信号处理部分的设计与实现 | 第43-68页 |
| 4.1 抽取分路模块的设计与实现 | 第43-45页 |
| 4.2 多相滤波模块的设计与实现 | 第45-50页 |
| 4.2.1 FIR滤波器设计 | 第46页 |
| 4.2.2 基于IP核的FIR滤波器设计与实现 | 第46-47页 |
| 4.2.3 基于分布式算法的FIR滤波器设计与实现 | 第47-49页 |
| 4.2.4 对比分析 | 第49页 |
| 4.2.5 多相滤波模块的设计与实现 | 第49-50页 |
| 4.3 并行IFFT模块的设计与实现 | 第50-53页 |
| 4.4 数控振荡器模块的设计与实现 | 第53-56页 |
| 4.4.1 基于原始CORDIC算法的NCO设计与实现 | 第53-54页 |
| 4.4.2 基于单向旋转CORDIC算法的NCO设计与实现 | 第54页 |
| 4.4.3 基于快速收敛CORDIC算法的NCO设计与实现 | 第54-55页 |
| 4.4.4 对比分析 | 第55-56页 |
| 4.5 瞬时特征提取模块的设计与实现 | 第56-60页 |
| 4.5.1 基于原始向量模式CORDIC算法的设计与实现 | 第58页 |
| 4.5.2 基于改进向量模式CORDIC算法的设计与实现 | 第58-59页 |
| 4.5.3 对比分析 | 第59-60页 |
| 4.6 信道检测与判决模块的设计与实现 | 第60-62页 |
| 4.7 FFT谱分析模块的设计与实现 | 第62-64页 |
| 4.8 并行数字下变频模块设计与实现 | 第64-65页 |
| 4.9 时钟管理模块的设计与实现 | 第65页 |
| 4.10 信号处理部分的整体设计与实现 | 第65-66页 |
| 4.11 本章小结 | 第66-68页 |
| 第5章 系统硬件调试及性能测试 | 第68-81页 |
| 5.1 高速ADC | 第68-71页 |
| 5.1.1 SPI总线 | 第68页 |
| 5.1.2 ADC配置 | 第68-71页 |
| 5.2 LVDS接收端数据处理 | 第71-72页 |
| 5.3 接收机测试平台 | 第72-73页 |
| 5.4 系统测试及分析 | 第73-80页 |
| 5.4.1 FPGA资源消耗情况 | 第73-74页 |
| 5.4.2 ADC性能测试 | 第74页 |
| 5.4.3 瞬时测频测试 | 第74-75页 |
| 5.4.4 子信道输出及信号脉宽测试 | 第75-77页 |
| 5.4.5 同时到达信号测试 | 第77页 |
| 5.4.6 系统延时时间测试 | 第77-78页 |
| 5.4.7 动态范围测试 | 第78页 |
| 5.4.8 跨信道测试 | 第78-80页 |
| 5.5 本章小结 | 第80-81页 |
| 结论 | 第81-82页 |
| 参考文献 | 第82-86页 |
| 攻读硕士学位期间所发表的论文和取得的科研成果 | 第86-87页 |
| 致谢 | 第87页 |
