| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-19页 |
| 1.1 课题研究背景 | 第12-14页 |
| 1.2 相关技术的研究发展现状 | 第14-17页 |
| 1.2.1 骨传导语音增强发展现状 | 第14-15页 |
| 1.2.2 可重构技术发展现状 | 第15-16页 |
| 1.2.3 语音增强的硬件系统研究现状 | 第16-17页 |
| 1.3 本文的主要工作 | 第17-18页 |
| 1.4 本文的组织结构 | 第18-19页 |
| 第二章 骨传导语音增强算法特征分析 | 第19-36页 |
| 2.1 谱减法 | 第20-25页 |
| 2.1.1 算法原理 | 第20-21页 |
| 2.1.2 基于Mat Lab模拟实验结果 | 第21-22页 |
| 2.1.3 算法的计算特征分析 | 第22-25页 |
| 2.2 基于非稳态噪声估计的维纳滤波算法 | 第25-30页 |
| 2.2.1 算法原理 | 第25-27页 |
| 2.2.2 基于Mat Lab模拟实验结果 | 第27-28页 |
| 2.2.3 算法的计算特征分析 | 第28-30页 |
| 2.3 基于字典训练的语音增强算法 | 第30-35页 |
| 2.3.1 算法原理 | 第30-31页 |
| 2.3.2 基于Mat Lab模拟实验结果 | 第31-33页 |
| 2.3.3 算法的计算特征分析 | 第33-35页 |
| 2.4 本章小结 | 第35-36页 |
| 第三章 基于可重构流水线的可重构SoC体系结构 | 第36-50页 |
| 3.1 基于ACRP的可重构SoC组成结构 | 第36-38页 |
| 3.2 嵌入式微处理器设计 | 第38-39页 |
| 3.3 可重构流水线线协处理器设计 | 第39-44页 |
| 3.3.1 应用定制可重构流水线体系的结构 | 第39-40页 |
| 3.3.2 应用定制可重构流水线设计 | 第40-44页 |
| 3.4 数据存储系统及交换方式 | 第44-46页 |
| 3.4.1 主存储器设计 | 第44-45页 |
| 3.4.2 共享总线控制器设计 | 第45-46页 |
| 3.5 可重构开关网络设计 | 第46-47页 |
| 3.6 可重构流水线协处理器工作原理 | 第47-49页 |
| 3.7 本章小结 | 第49-50页 |
| 第四章 基于多功能寄存器文件的高速缓存系统设计 | 第50-58页 |
| 4.1 引言 | 第50-51页 |
| 4.2 多功能寄存器文件的高速数据缓存设计 | 第51-56页 |
| 4.1.1 多功能寄存器文件的结构设计 | 第51-52页 |
| 4.1.2 功能寄存器文件的工作原理 | 第52-53页 |
| 4.1.3 多功能寄存器文件的时序分析 | 第53-54页 |
| 4.1.4 实验 | 第54-56页 |
| 4.3 多功能寄存器文件的高速配置信息缓存设计 | 第56-57页 |
| 4.4 本章小结 | 第57-58页 |
| 第五章 可重构流水线协处理器的建模与模拟实验 | 第58-70页 |
| 5.1 引言 | 第58页 |
| 5.2 可重构流水线协处理器的建模方法 | 第58-64页 |
| 5.2.1 配置信息的生成方法 | 第58-61页 |
| 5.2.2 可重构协处理器的Verilog HDL模型设计 | 第61-64页 |
| 5.3 可重构流水线协处理器模拟实验 | 第64-68页 |
| 5.3.1 可重构流水线协处理器的RTL级功能模拟验证 | 第64-65页 |
| 5.3.2 可重构流水线协处理器FPGA模型生成与模拟验证 | 第65-68页 |
| 5.4 可重构流水线协处理器的模拟实验分析 | 第68-69页 |
| 5.5 小结 | 第69-70页 |
| 结束语 | 第70-72页 |
| 致谢 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 作者在硕士研究生学习期间获得的学术成果 | 第78页 |
