摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
符号对照表 | 第13-14页 |
缩略语对照表 | 第14-18页 |
第一章 绪论 | 第18-24页 |
1.1 分布式阵列雷达系统的历史发展 | 第18-20页 |
1.1.1 阵列雷达系统的研究进展 | 第18-19页 |
1.1.2 分布式系统的研究进展 | 第19页 |
1.1.3 分布式阵列雷达系统的研究进展 | 第19-20页 |
1.2 雷达系统中定时控制模块研究意义 | 第20-21页 |
1.3 本文的主要工作 | 第21-24页 |
第二章 试验系统定时控制分系统原理设计 | 第24-60页 |
2.1 引言 | 第24页 |
2.2 试验系统整体结构 | 第24-26页 |
2.3 定时电路分系统整体结构设计及功能要求 | 第26-27页 |
2.4 控制及处理模块设计 | 第27-36页 |
2.4.1 FPGA SX95T简介 | 第28-31页 |
2.4.2 DSP TS201简介 | 第31页 |
2.4.3 FPGA模块硬件设计 | 第31-33页 |
2.4.4 DSP模块硬件设计 | 第33-36页 |
2.5 高速通信传输模块设计 | 第36-40页 |
2.5.1 FPGA Rocket IO GTP硬件设计 | 第36-37页 |
2.5.2 高速通信传输接.模块硬件物理设计 | 第37-40页 |
2.6 DA模块设计 | 第40-42页 |
2.6.1 AD9754简介 | 第40-41页 |
2.6.2 DA模块DA芯片硬件物理设计 | 第41页 |
2.6.3 DA模块配置电路设计 | 第41-42页 |
2.7 普通速率通信模块设计 | 第42-49页 |
2.7.1 网络通信模块设计 | 第43-45页 |
2.7.2 USB通信模块设计 | 第45-47页 |
2.7.3 PCI/CPCI总线协议通信模块设计 | 第47-49页 |
2.8 电源模块设计 | 第49-53页 |
2.9 时钟及频率源设计 | 第53-58页 |
2.9.1 定时控制板时钟模块设计 | 第53-56页 |
2.9.2 时钟频率源硬件设计 | 第56-58页 |
2.10小结 | 第58-60页 |
第三章 试验系统定时控制分系统的PCB设计与硬件测试 | 第60-80页 |
3.1 引言 | 第60页 |
3.2 定时控制板的PCB板图设计 | 第60-66页 |
3.2.1 高速PCB设计 | 第60-64页 |
3.2.2 高速信号及时钟信号性能仿真 | 第64-66页 |
3.3 基本通信功能测试 | 第66-69页 |
3.3.1 网络通信模块功能测试 | 第66-68页 |
3.3.2 USB 2.0 通信接.功能测试 | 第68-69页 |
3.4 高速传输功能测试 | 第69-71页 |
3.4.1 AFCT5944传输性能测试 | 第69-70页 |
3.4.2 MDSF单纤双向光收发模块数据传输性能测试 | 第70-71页 |
3.5 时钟频率源PCB设计与性能检验 | 第71-76页 |
3.5.1 时钟频率源PCB设计 | 第71-72页 |
3.5.2 时钟频率源PCB性能仿真 | 第72-73页 |
3.5.3 时钟频率源性能检验 | 第73-76页 |
3.6 定时控制分系统功能实现小结 | 第76-77页 |
3.7 PCB图及实物图 | 第77-79页 |
3.8 小结 | 第79-80页 |
第四章 定时控制分系统中通信接.的逻辑设计 | 第80-98页 |
4.1 引言 | 第80页 |
4.2 高速通信传输模块收发及控制逻辑设计 | 第80-84页 |
4.2.1 收发数据接.模块 | 第81-83页 |
4.2.2 数据移位调整模块 | 第83-84页 |
4.3 高速传输模块调试结果 | 第84-86页 |
4.3.1 MDSF模块数据发送调试 | 第84-85页 |
4.3.2 MDSF模块数据接收调试 | 第85页 |
4.3.3 MDSF模块移位调整模块调试 | 第85-86页 |
4.4 USB 2.0 接.固件程序与控制逻辑设计 | 第86-94页 |
4.4.1 USB 2.0 接.固件程序与驱动程序设计 | 第86-92页 |
4.4.2 FPGA程序设计 | 第92-94页 |
4.5 USB 2.0 通信控制调试结果 | 第94-96页 |
4.6 小结 | 第96-98页 |
第五章 总结和展望 | 第98-100页 |
5.1 研究结论 | 第98-99页 |
5.2 研究展望 | 第99-100页 |
参考文献 | 第100-104页 |
致谢 | 第104-106页 |
作者简介 | 第106-107页 |