基于FPGA双相检频标相位比对系统的设计与实现
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 课题背景及研究意义 | 第16-17页 |
| 1.2 国内外发展现状 | 第17页 |
| 1.3 论文的主要工作 | 第17-18页 |
| 1.4 论文的章节安排 | 第18-20页 |
| 第二章 相关技术理论基础 | 第20-32页 |
| 2.1 相位比对概念 | 第20-23页 |
| 2.1.1 最大公因子频率和最小公倍数周期 | 第20-22页 |
| 2.1.2 等效鉴相频率 | 第22-23页 |
| 2.2 相位比对理论 | 第23-28页 |
| 2.2.1 相位重合脉冲理论 | 第24页 |
| 2.2.2 相检宽带测频 | 第24-28页 |
| 2.3 频标相位比对依据 | 第28-29页 |
| 2.4 脉冲填充计数理论 | 第29-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 双相检频标相位比对系统的设计方案 | 第32-40页 |
| 3.1 系统设计思路 | 第32页 |
| 3.2 系统的硬件实现 | 第32-36页 |
| 3.3 硬件编程支持 | 第36-39页 |
| 3.3.1 Verilog HDL与VHDL语言 | 第37-38页 |
| 3.3.2 FPGA编程技术 | 第38-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第四章 双相检频标相位比对系统的设计实现 | 第40-54页 |
| 4.1 FPGA核心配置模块 | 第40-48页 |
| 4.1.1 相位重合脉冲检测模块 | 第40-42页 |
| 4.1.2 门时信号产生模块 | 第42-45页 |
| 4.1.3 鉴相器模块 | 第45-47页 |
| 4.1.4 脉冲填充计数模块 | 第47-48页 |
| 4.1.5 计数取数模块 | 第48页 |
| 4.2 FPGA外围模块 | 第48-53页 |
| 4.2.1 放大整形模块 | 第48-49页 |
| 4.2.2 串行口通信模块 | 第49-53页 |
| 4.2.3 数据处理模块 | 第53页 |
| 4.3 本章小结 | 第53-54页 |
| 第五章 数据处理与曲线拟合 | 第54-64页 |
| 5.1 LabVIEW虚拟仪器 | 第54-57页 |
| 5.1.1 串行口通信 | 第55-56页 |
| 5.1.2 数据存储 | 第56-57页 |
| 5.2 曲线拟合的概念 | 第57-58页 |
| 5.3 LabVIEW程序处理 | 第58-62页 |
| 5.4 本章小结 | 第62-64页 |
| 第六章 系统测试 | 第64-72页 |
| 6.1 FPGA模块测试流程 | 第64-65页 |
| 6.2 FPGA模块测试波形 | 第65-67页 |
| 6.2.1 相位点重合检测模块 | 第65页 |
| 6.2.2 实际门时信号产生模块 | 第65-66页 |
| 6.2.3 鉴相器模块 | 第66页 |
| 6.2.4 脉冲填充计数模块 | 第66-67页 |
| 6.3 系统测试 | 第67-69页 |
| 6.4 测试数据分析 | 第69-70页 |
| 6.5 本章小结 | 第70-72页 |
| 第七章 总结与展望 | 第72-74页 |
| 7.1 论文总结 | 第72页 |
| 7.2 前景展望 | 第72-73页 |
| 7.3 有待改进 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78-79页 |
