| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 引言 | 第9-13页 |
| ·论文的研究背景 | 第9-10页 |
| ·论文的研究意义和目的 | 第10页 |
| ·国内外发展现状 | 第10-12页 |
| ·论文的主要工作和组织结构 | 第12-13页 |
| 第二章 时钟数据恢复电路的原理分析 | 第13-33页 |
| ·时钟数据恢复的工作机制 | 第13-14页 |
| ·时钟数据恢复电路的性能衡量标准 | 第14-20页 |
| ·速度 | 第14页 |
| ·抖动与相位噪声 | 第14-15页 |
| ·抖动传输函数 | 第15-17页 |
| ·抖动容限 | 第17-18页 |
| ·抖动产生 | 第18-19页 |
| ·眼图 | 第19页 |
| ·误码率 | 第19-20页 |
| ·时钟数据恢复面临的挑战 | 第20-21页 |
| ·串行数据通信中的编码 | 第21-22页 |
| ·锁相环电路的工作机制 | 第22-24页 |
| ·基本的锁相环路 | 第22-23页 |
| ·PLL 的传递函数 | 第23-24页 |
| ·时钟数据恢复电路的系统架构 | 第24-30页 |
| ·基于线性鉴相器的 CDR 架构 | 第25-27页 |
| ·基于非线性鉴相器的 CDR 架构 | 第27-30页 |
| ·非线性 CDR 的工作机制 | 第30-32页 |
| ·总结 | 第32-33页 |
| 第三章 二阶 bang-bang 时钟数据恢复电路的建模 | 第33-41页 |
| ·二阶 bang-bang 环路的 simulimk 建模 | 第33-36页 |
| ·二阶 bang-bang 环路非线性模型的定量分析 | 第36-37页 |
| ·二阶 bang-bang 环路的线性模型 | 第37页 |
| ·二阶 bang-bang 环路的斜率过载 | 第37-38页 |
| ·输出信号的相位的最大变化率 | 第38-39页 |
| ·二阶环路的抖动性能分析 | 第39-40页 |
| ·总结 | 第40-41页 |
| 第四章 一种 1.4Gb/s 时钟数据恢复电路的设计与仿真 | 第41-79页 |
| ·工艺的选择 | 第41页 |
| ·CDR 环路的顶层设计 | 第41-43页 |
| ·电流模逻辑电路 | 第43-51页 |
| ·电流模逻辑与标准 CMOS 逻辑的比较 | 第43页 |
| ·双极型晶体管构成的 CML 逻辑反向器 | 第43-46页 |
| ·基本的电流模逻辑门电路 | 第46-49页 |
| ·电流模逻辑电路的优化设计 | 第49-51页 |
| ·CDR 环路中重要电路模块的设计 | 第51-66页 |
| ·接收均衡器的设计 | 第51-52页 |
| ·bang-bang 鉴相器 | 第52-54页 |
| ·压控振荡器 VCO 的设计 | 第54-58页 |
| ·环路滤波器的设计 | 第58-64页 |
| ·分频系数可变的分频电路 | 第64-66页 |
| ·CDR 电路中重要模块与整体环路的仿真结果 | 第66-78页 |
| ·接收均衡器的仿真结果与分析 | 第66页 |
| ·bang-bang 鉴相器的仿真结果与分析 | 第66-67页 |
| ·压控振荡器(VCO)的仿真结果与分析 | 第67-70页 |
| ·环路滤波器的仿真结果与分析 | 第70-73页 |
| ·divide_by_N 模块的仿真结果与分析 | 第73页 |
| ·CDR 环路的前仿真 | 第73-75页 |
| ·CDR 环路的版图布局与后仿真 | 第75-78页 |
| ·总结 | 第78-79页 |
| 第五章 串行收发系统的测试 | 第79-89页 |
| ·测试系统的搭建 | 第79-80页 |
| ·参数测试 | 第80-84页 |
| ·高速信号测试中的非理想效应的初步探究 | 第84-87页 |
| ·示波器探头之间的相互影响 | 第84-85页 |
| ·示波器带宽对信号质量的影响 | 第85-86页 |
| ·夹具对信号质量的影响 | 第86-87页 |
| ·总结 | 第87-89页 |
| 第六章 总结和展望 | 第89-91页 |
| 致谢 | 第91-93页 |
| 参考文献 | 第93-96页 |
