| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-10页 |
| 1. 第一章 绪论 | 第10-16页 |
| ·课题研究背景 | 第10-13页 |
| ·迭代同步技术的发展概述 | 第10-12页 |
| ·C66x DSP的介绍 | 第12-13页 |
| ·算法原理 | 第13-14页 |
| ·主要方案设计 | 第14页 |
| ·论文章节结构 | 第14-16页 |
| 2. 第二章Turbo迭代定时同步的基本原理 | 第16-28页 |
| ·“迟早门”插值算法 | 第16-24页 |
| ·典型数字同步系统模型 | 第16-17页 |
| ·输入过采样 | 第17-18页 |
| ·最大似然函数 | 第18-20页 |
| ·线性插值样调 | 第20-24页 |
| ·先验信息导数迫零法 | 第24-27页 |
| ·传输信号 | 第24-25页 |
| ·对数似然方程 | 第25-26页 |
| ·S曲线导数 | 第26-27页 |
| ·零点插值 | 第27页 |
| ·本章小结 | 第27-28页 |
| 3. 第三章Turbo迭代定时同步的仿真和性能分析 | 第28-39页 |
| ·序列长度对定时估计的影响 | 第28-30页 |
| ·定时偏移对TURBO性能影响 | 第30-33页 |
| ·定时估计对TURBO性能的改进 | 第33-37页 |
| ·定时估计与迭代次数 | 第33-34页 |
| ·定时估计的统计特性 | 第34-36页 |
| ·周期性偏移的抑制 | 第36-37页 |
| ·不同算法的性能比较 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 4. 第四章 迭代定时同步在多核DSP上的实现 | 第39-49页 |
| ·内存规划 | 第39-43页 |
| ·cmd文件配置 | 第40-42页 |
| ·用户数据存放 | 第42-43页 |
| ·系统设计 | 第43-46页 |
| ·多核实现迭代同步算法方案 | 第43-44页 |
| ·LID RAM的使用 | 第44-46页 |
| ·定点策略 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 5. 第五章 迭代定时同步在多核DSP上的优化策略 | 第49-59页 |
| ·关键字与伪指令 | 第49-53页 |
| ·“Restrict”关键字 | 第49-50页 |
| ·“Const”关键字 | 第50-51页 |
| ·“Volatile”关键字 | 第51页 |
| ·“DATA_SECTION”伪指令 | 第51-52页 |
| ·“DATA_ALIGN”伪指令 | 第52-53页 |
| ·“UNROLL”伪指令 | 第53页 |
| ·内联指令优化 | 第53-54页 |
| ·CACHE的使用优化 | 第54-58页 |
| ·LID Cache/SRAM空间配置 | 第55页 |
| ·LID Cache开关 | 第55-56页 |
| ·避免L1PCache冲突缺失 | 第56-57页 |
| ·避免L1DCache冲突缺失 | 第57-58页 |
| ·适当调整程序布局 | 第58页 |
| ·本章小结 | 第58-59页 |
| 6. 第六章 结束语 | 第59-61页 |
| ·论文工作总结 | 第59页 |
| ·下一步工作方向 | 第59-61页 |
| 参考文献 | 第61-64页 |
| 致谢 | 第64-65页 |
| 攻读学位期间发表或已录用的学术论文 | 第65页 |