频率综合器中分频器的研究与设计
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 第一章 绪论 | 第7-10页 |
| ·研究背景 | 第7页 |
| ·频率综合器的结构 | 第7-8页 |
| ·分频器在频率综合器的作用 | 第8-9页 |
| ·研究内容及贡献 | 第9页 |
| ·论文的组织结构 | 第9-10页 |
| 第二章 分频器的研究 | 第10-20页 |
| ·多模可编程分频器 | 第10-12页 |
| ·可预置数的可编程分频器 | 第10-11页 |
| ·Pulse-Swallow型可编程分频器 | 第11-12页 |
| ·基于2/3分频单元的多模可编程分频器 | 第12页 |
| ·预分频器 | 第12-16页 |
| ·同步预分频器 | 第12-14页 |
| ·异步逻辑的预分频器 | 第14-15页 |
| ·相位开关型预分频器[16] | 第15-16页 |
| ·高速电路结构 | 第16-20页 |
| ·TSPC电路 | 第16-18页 |
| ·电流模式逻辑(CML) | 第18-20页 |
| 第三章 可编程分频器设计 | 第20-44页 |
| ·可编程分频器结构 | 第20页 |
| ·P和S的实现方式 | 第20-23页 |
| ·可编程分频器的分频范围 | 第20-21页 |
| ·P和S的实现方式 | 第21-23页 |
| ·4/4.5模预分频器 | 第23-29页 |
| ·4/4.5型双模预分频器结构 | 第24-27页 |
| ·时序问题 | 第27-29页 |
| ·可编程计数器 | 第29-36页 |
| ·P计数器 | 第30页 |
| ·S计数器 | 第30-34页 |
| ·bitcell | 第34-36页 |
| ·其它模块电路 | 第36-40页 |
| ·CML锁存器 | 第36-37页 |
| ·Mux电路 | 第37-38页 |
| ·组合逻辑电路 | 第38页 |
| ·Sync电路 | 第38-39页 |
| ·双端转单端电路 | 第39-40页 |
| ·仿真结果 | 第40-44页 |
| ·预分频器仿真结果 | 第40-41页 |
| ·可编程分频器仿真结果 | 第41-44页 |
| 第四章 正交分频器设计 | 第44-54页 |
| ·正交信号的实现方法 | 第44-45页 |
| ·用于DTV-TUNER的正交分频器 | 第45-47页 |
| ·应用背景 | 第45-46页 |
| ·正交分频器结构 | 第46-47页 |
| ·二分频电路的设计 | 第47-51页 |
| ·二分频电路结构 | 第47-48页 |
| ·CML二分频器的动态特性 | 第48-49页 |
| ·电路设计考虑 | 第49-51页 |
| ·其它模块设计 | 第51-52页 |
| ·多路选择器 | 第51-52页 |
| ·输出缓冲器 | 第52页 |
| ·版图设计 | 第52-54页 |
| 第五章 测试结果 | 第54-68页 |
| ·芯片实现和测试方案 | 第54-55页 |
| ·芯片测试结果 | 第55-68页 |
| ·相位噪声测试结果 | 第55-61页 |
| ·正交相位精度测试 | 第61-65页 |
| ·功耗估计 | 第65页 |
| ·摆幅测试 | 第65-66页 |
| ·自激振荡频率测试 | 第66页 |
| ·工作频率范围测试 | 第66-68页 |
| 第六章 总结和展望 | 第68-69页 |
| ·工作总结 | 第68页 |
| ·未来展望 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 致谢 | 第71-72页 |
