| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-10页 |
| ·本论文的研究背景和意义 | 第8页 |
| ·本论文的主要贡献 | 第8页 |
| ·本论文的组织结构 | 第8-10页 |
| 第二章 锁相环频率综合器的工作原理和系统参数分析 | 第10-20页 |
| ·基本工作原理 | 第10页 |
| ·核心组成电路 | 第10-14页 |
| ·压控振荡器 | 第10-11页 |
| ·分频器 | 第11-12页 |
| ·鉴相器 | 第12-13页 |
| ·电荷泵 | 第13页 |
| ·环路滤波器 | 第13页 |
| ·∑-△调制器 | 第13-14页 |
| ·性能参数 | 第14-17页 |
| ·频率范围 | 第14页 |
| ·频率分辨率 | 第14页 |
| ·频率切换时间 | 第14页 |
| ·频谱纯度 | 第14-17页 |
| ·相位噪声 | 第14-15页 |
| ·抖动 | 第15-16页 |
| ·杂散 | 第16-17页 |
| ·环路噪声分析 | 第17-19页 |
| ·小结 | 第19-20页 |
| 第三章 Σ-Δ分数锁相环频率综合器的行为级建模和仿真 | 第20-26页 |
| ·抖动和杂散 | 第20-21页 |
| ·混合仿真 | 第21-22页 |
| ·基于veriogA/verilog 的电路模型设计 | 第22-24页 |
| ·频率振荡器 | 第22页 |
| ·鉴相鉴频器 | 第22页 |
| ·电荷泵 | 第22-23页 |
| ·压控振荡器和分频器 | 第23页 |
| ·Σ-Δ调制器 | 第23-24页 |
| ·控制信号testbench | 第24页 |
| ·处理结果用matlab 代码 | 第24页 |
| ·仿真结果 | 第24-25页 |
| ·小结 | 第25-26页 |
| 第四章 基于TD-LTE 应用的CMOS Σ-Δ分数频率综合器 | 第26-47页 |
| ·TD-LTE 简介 | 第26页 |
| ·频率综合器设计指标 | 第26-27页 |
| ·技术难点和解决方案 | 第27-28页 |
| ·核心组成电路 | 第28-41页 |
| ·多频带LC 压控振荡器 | 第28-30页 |
| ·多模分数分频器N/N+0.5 | 第30-33页 |
| ·高线性度鉴相鉴频器及电荷泵电路 | 第33-37页 |
| ·参数可调环路滤波器 | 第37-40页 |
| ·∑-△调制器 | 第40-41页 |
| ·自动频率调谐电路 | 第41页 |
| ·频率综合器整体仿真结果和版图 | 第41-42页 |
| ·频率综合器整体测试结果 | 第42-46页 |
| ·小结 | 第46-47页 |
| 第五章 基于TD-LTE 的Σ-Δ采样保持分数频率综合器 | 第47-57页 |
| ·系统结构 | 第47-48页 |
| ·基本原理 | 第48-50页 |
| ·核心组成电路 | 第50-55页 |
| ·采样保持核心电路 | 第50页 |
| ·电流源偏置 | 第50-51页 |
| ·控制信号产生电路 | 第51-53页 |
| ·D 触发器 | 第53-55页 |
| ·采样保持频率综合器仿真结果和版图 | 第55-56页 |
| ·小结 | 第56-57页 |
| 第六章 结论 | 第57-59页 |
| ·总结 | 第57-58页 |
| ·研究展望 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 研究生在读期间的研究成果 | 第62-63页 |
| 附录A 频率振荡器verilogA 代码 | 第63-64页 |
| 附录B 鉴频鉴相器verilogA 代码 | 第64-65页 |
| 附录C 电荷泵verilogA 代码 | 第65-66页 |
| 附录D 压控振荡器/分频器verilogA 代码 | 第66-68页 |
| 附录E Σ-Δ调制器verilog 代码 | 第68-72页 |
| 附录 F 控制信号 verilog 代码 | 第72-73页 |
| 附录 G 处理结果用 matlab 代码 | 第73-74页 |
