基于FPGA的JPEG压缩编码的研究与实现

摘要	第1-6页
ABSTRACT	第6-10页
第1章绪论	第10-14页
·课题的研究背景和现状	第10-12页
·课题的目标和设计方案	第12页
·论文的主要工作和结构组织	第12-14页
第2章基于IP 复用的数字系统设计技术	第14-23页
·数字系统设计技术	第14-18页
·SOC 技术	第18-21页
·IP 核的开发与复用	第21-23页
第3章 JPEG 编码原理的研究	第23-41页
·数字压缩技术	第23-28页
·JPEG 算法综述	第28-30页
·具体模块分析	第30-39页
·图像压缩效果和质量	第39页
·组成JPEG 压缩后比特流格式	第39-41页
第4章 JPEG 编码器的结构与实现	第41-65页
·系统的总体结构设计	第41-43页
·系统的总体HDL 设计	第43-44页
·系统各模块设计与HDL 实现	第44-63页
·硬件设计的部分优化实现	第63-65页
第5章仿真验证与测试	第65-74页
·设计验证流程	第65-66页
·综合和仿真的实现	第66-74页
结论与展望	第74-76页
本文总结	第74页
进一步研究方向	第74-76页
参考文献	第76-79页
附录A 攻读学位期间所发表的学术论文目录	第79-80页
附录B 部分程序代码	第80-82页
致谢	第82页