| 摘要 | 第1-8页 |
| ABSTRACT | 第8-10页 |
| 第1章 引言 | 第10-16页 |
| ·数字电视的发展概况 | 第10-14页 |
| ·论文结构和主要研究内容 | 第14-16页 |
| 第2章 DVB 和DMB-TH 系统及其信道编码方案研究 | 第16-28页 |
| ·信道编码相关技术 | 第16-17页 |
| ·DVB 标准系统及其信道编码方案 | 第17-21页 |
| ·我国的DMB-TH 系统及其信道编码方案 | 第21-28页 |
| 第3章 RS 编码算法研究与优化 | 第28-41页 |
| ·相关数学基础和编码理论分析 | 第28-32页 |
| ·RS 编码算法研究 | 第32-34页 |
| ·RS 编码器的电路实现 | 第34-41页 |
| 第4章 RS 编码器的FPGA 设计与实现 | 第41-61页 |
| ·FPGA 开发流程 | 第41-42页 |
| ·FPGA 设计方法 | 第42-44页 |
| ·本文所使用的开发工具和器件 | 第44-50页 |
| ·RS 编码程序设计 | 第50-55页 |
| ·仿真和测试结果 | 第55-59页 |
| ·硬件资源消耗分析 | 第59-61页 |
| 第5章 信道编码器其它模块的设计 | 第61-67页 |
| ·基于LPM 宏单元库的设计方法 | 第61页 |
| ·各模块的研究与设计 | 第61-64页 |
| ·编译结果 | 第64-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 附录A 攻读学位期间发表的学术论文目录 | 第73-74页 |
| 附录B 攻读学位期间参加的科研项目 | 第74-75页 |
| 附录C 部分VERILOG 源代码 | 第75-86页 |
| 附录D RS 编码器RTL 电路图 | 第86-87页 |
| 致谢 | 第87页 |