| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-13页 |
| ·数字图像处理技术概述 | 第8-9页 |
| ·课题的提出 | 第9-11页 |
| ·论文结构 | 第11-13页 |
| 第二章 数字图像插值算法 | 第13-23页 |
| ·常用数字图像插值算法简介 | 第13-19页 |
| ·最近邻插值算法 | 第13-14页 |
| ·双线性插值算法 | 第14-15页 |
| ·双三次插值算法 | 第15-18页 |
| ·三种插值算法的MATLAB仿真 | 第18-19页 |
| ·基于FPGA的算法改进 | 第19-21页 |
| ·FPGA的查找表方式 | 第20页 |
| ·基于FPGA的算法改进 | 第20-21页 |
| ·图像质量评价 | 第21-23页 |
| 第三章 SOPC系统开发设计基础 | 第23-35页 |
| ·FPGA基本概念及设计流程简介 | 第23-26页 |
| ·FPGA(Field Programmable Gate Array)的基本概念 | 第23-24页 |
| ·FPGA的开发设计流程 | 第24-26页 |
| ·基于FPGA的SOPC系统及开发流程 | 第26-29页 |
| ·SOPC基本概念 | 第26-28页 |
| ·SOPC系统开发流程 | 第28-29页 |
| ·数字图像增强及画中画显示系统的整体架构 | 第29-32页 |
| ·数字图像增强及画中画显示系统功能介绍 | 第29-30页 |
| ·数字图像增强及画中画显示系统设计流程 | 第30-31页 |
| ·系统的硬件构成 | 第31-32页 |
| ·系统的软件组成 | 第32页 |
| ·SOPC系统开发平台 | 第32-35页 |
| ·系统硬件开发平台 | 第32-33页 |
| ·系统软件开发平台 | 第33-35页 |
| 第四章 系统硬件设计 | 第35-62页 |
| ·SOPC系统硬件架构 | 第35-37页 |
| ·FPGA内部硬件架构 | 第35-36页 |
| ·Avalon总线介绍 | 第36-37页 |
| ·主要功能硬件模块设计 | 第37-57页 |
| ·视频输入缓存模块(Rx Buffer模块)设计及挂载 | 第37-43页 |
| ·Rx Buffer模块设计 | 第37-41页 |
| ·Rx Buffer模块挂载 | 第41-43页 |
| ·双三次插值算法模块(Bicubic_Interpolation模块)的设计和挂载 | 第43-53页 |
| ·双三次插值算法模块的硬件实现 | 第44-53页 |
| ·双三次插值算法模块的挂载 | 第53页 |
| ·视频显示模块(VGA模块)的设计及挂载 | 第53-57页 |
| ·视频显示模块的设计 | 第53-55页 |
| ·视频显示模块的挂载 | 第55-57页 |
| ·SOPC系统的搭建 | 第57-62页 |
| ·在SOPC Builder中生成Nios Ⅱ系统 | 第57-58页 |
| ·在Quartus Ⅱ中建立建立完整的硬件系统 | 第58-62页 |
| 第五章 系统软件设计 | 第62-70页 |
| ·Nios Ⅱ CPU简介以及SOPC系统软件开发流程 | 第62-64页 |
| ·系统软件设计 | 第64-70页 |
| ·双三次插值算法模块的计算矩阵提取 | 第64-66页 |
| ·画中画显示 | 第66-68页 |
| ·SD卡的读写 | 第68-70页 |
| 第六章 系统的算法实现和运行结果 | 第70-76页 |
| ·系统的算法实现情况以及图像质量的评价 | 第70-72页 |
| ·主观图像质量评价 | 第71页 |
| ·使用PSNR对图像进行质量评价 | 第71-72页 |
| ·系统VGA显示结果 | 第72-74页 |
| ·系统对资源的使用情况 | 第74-76页 |
| ·系统的主要性能指标 | 第74页 |
| ·系统资源使用情况 | 第74-76页 |
| 第七章 总结与展望 | 第76-79页 |
| ·论文工作总结 | 第76-77页 |
| ·未来工作展望 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 附录A：攻读硕士学位期间发表的论文 | 第83页 |
