| 第1章 绪论 | 第1-14页 |
| 1．1 课题背景 | 第8-9页 |
| 1．2 信道编码的构造及 Turbo码的提出 | 第9-10页 |
| 1．3 Turbo码研究的现状 | 第10-12页 |
| 1．4 本文的主要工作 | 第12-14页 |
| 第2章 级联码、BCH码基本原理 | 第14-23页 |
| 2．1 级联码的基本原理 | 第14-16页 |
| 2．2 BCH码的编译码方法 | 第16-22页 |
| 2．2．1 BCH码定义 | 第17页 |
| 2．2．2 BCH码编码原理 | 第17-19页 |
| 2．2．3 BCH码的译码算法 | 第19-22页 |
| 2．3 本章小结 | 第22-23页 |
| 第3章 Turbo码基本原理 | 第23-38页 |
| 3．1 Turbo码的基本结构 | 第23-28页 |
| 3．1．1 编码器结构 | 第23-25页 |
| 3．1．2 译码器结构 | 第25-28页 |
| 3．2 Turbo码迭代译码基本原理 | 第28-37页 |
| 3．2．1 Turbo码迭代译码机理 | 第28-32页 |
| 3．2．2 Turbo码的 MAP算法 | 第32-37页 |
| 3．3 本章小结 | 第37-38页 |
| 第4章 BCH码和Turbo码级联的性能研究 | 第38-54页 |
| 4．1 BCH码和 Turbo码级联的结构 | 第39-44页 |
| 4．1．1 BCH码编码器工作过程 | 第40-41页 |
| 4．1．2 Turbo码编码器工作过程 | 第41-44页 |
| 4．2 BCH码和 Turbo码级联的译码算法 | 第44-46页 |
| 4．2．1 Turbo码译码算法 | 第44-46页 |
| 4．2．2 BCH码译码算法 | 第46页 |
| 4．2．3 级联码译码器工作过程 | 第46页 |
| 4．3 BCH码和 Turbo码级联的性能分析 | 第46-53页 |
| 4．3．1 BCH码和 Turbo码级联对 Turbo码性能的影响 | 第47-50页 |
| 4．3．2 删余对级联码性能的影响 | 第50-51页 |
| 4．3．3 不同 BCH码和 Turbo码级联对性能的影响 | 第51-53页 |
| 4．4 本章小结 | 第53-54页 |
| 第5章 硬件系统设计及调试 | 第54-64页 |
| 5．1 硬件电路的设计 | 第54-57页 |
| 5．1．1 复位电路的设计 | 第54-55页 |
| 5．1．2 时钟电路的设计 | 第55页 |
| 5．1．3 A/D与 DSP接口 | 第55-56页 |
| 5．1．4 D/A与 DSP接口 | 第56页 |
| 5．1．5 编码 DSP和译码 DSP之间的通信 | 第56-57页 |
| 5．1．6 存储器与 DSP接口 | 第57页 |
| 5．2 硬件系统测试 | 第57-59页 |
| 5．3 系统调试 | 第59-63页 |
| 5．3．1 编码器的调试 | 第60-62页 |
| 5．3．2 译码器的调试 | 第62-63页 |
| 5．4 本章小结 | 第63-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第68-69页 |
| 致谢 | 第69-70页 |
| 附录 A | 第70-71页 |
| 附录 B | 第71-72页 |
| 附录 C | 第72页 |