指令Cache优化中代码重排技术的研究与实现
| 图目录 | 第1-8页 |
| 表目录 | 第8-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-18页 |
| ·课题研究背景 | 第11-13页 |
| ·处理器与存储器的性能差异 | 第11页 |
| ·层次存储系统 | 第11-12页 |
| ·指令cache优化 | 第12-13页 |
| ·代码重排技术 | 第13-16页 |
| ·代码重排的概念 | 第13页 |
| ·代码重排对程序的影响 | 第13-14页 |
| ·代码重排技术的研究现状 | 第14-16页 |
| ·本文的主要工作 | 第16页 |
| ·代码重排技术的研究 | 第16页 |
| ·GCC编译器中代码重排的分析 | 第16页 |
| ·基于 GCC的过程重排的实现 | 第16页 |
| ·论文的结构 | 第16-18页 |
| 第二章 基本概念与关键技术研究 | 第18-32页 |
| ·过程调用图和程序控制流程图 | 第18-19页 |
| ·过程调用图 | 第18页 |
| ·程序控制流图 | 第18-19页 |
| ·代码重排信息的获取 | 第19-25页 |
| ·基于静态分支预测的重排信息 | 第19-24页 |
| ·基于程序插桩的profile重排信息 | 第24-25页 |
| ·过程重排 | 第25-27页 |
| ·基本块重排 | 第27-29页 |
| ·过程分裂 | 第29-32页 |
| 第三章 GCC中代码重排技术分析 | 第32-45页 |
| ·GCC编译器的简介 | 第32页 |
| ·GCC控制流程图相关的数据结构 | 第32-34页 |
| ·基于程序插桩的profile重排信息 | 第34-35页 |
| ·基于静态分支预测的重排信息 | 第35-37页 |
| ·GCC中的代码重排技术 | 第37-42页 |
| ·基本块重排 | 第37-41页 |
| ·过程分裂 | 第41-42页 |
| ·GCC中代码重排的评价 | 第42-45页 |
| 第四章 基于 GCC的过程重排优化的实现 | 第45-63页 |
| ·过程重排框架 | 第45-47页 |
| ·过程重排的时机的选择 | 第45-46页 |
| ·过程重排的频率信息获取的方式 | 第46-47页 |
| ·过程重排算法的选择 | 第47页 |
| ·过程调用图的相关数据结构 | 第47-48页 |
| ·过程调用频率的静态预测 | 第48-54页 |
| ·调用图频率预测的算法 | 第48-50页 |
| ·调用图频率预测的实现 | 第50-54页 |
| ·过程重排的算法 | 第54-56页 |
| ·过程重排的实现 | 第56-59页 |
| ·相关数据结构 | 第56-57页 |
| ·算法实现 | 第57-59页 |
| ·试验结果与分析 | 第59-63页 |
| 第五章 结束语 | 第63-64页 |
| ·工作总结 | 第63页 |
| ·研究展望 | 第63-64页 |
| 致谢 | 第64-65页 |
| 攻读硕士期间发表的论文 | 第65-66页 |
| 攻读硕士期间参加的科研项目 | 第66-67页 |
| 参考文献 | 第67-68页 |
