数字脉压系统主控单元设计与实现
| 第一章 绪论 | 第1-13页 |
| ·雷达发展概况 | 第9-10页 |
| ·脉冲压缩技术 | 第10-11页 |
| ·多波形频域脉冲压缩系统 | 第11页 |
| ·数字信号处理技术 | 第11-12页 |
| ·本人主要工作 | 第12-13页 |
| 第二章 雷达信号基本理论 | 第13-23页 |
| ·最佳处理与匹配滤波 | 第13-15页 |
| ·模糊函数与分辨理论 | 第15-19页 |
| ·脉冲压缩与 LPI 技术 | 第19-23页 |
| 第三章 系统方案设计 | 第23-31页 |
| ·数字脉冲压缩系统概述 | 第23页 |
| ·系统总体设计方案概述 | 第23-24页 |
| ·数字脉冲压缩处理的两种方法 | 第24-25页 |
| ·频域数字脉压理论 | 第25-26页 |
| ·基本工作原理 | 第25页 |
| ·分段重叠处理方法 | 第25-26页 |
| ·串口通讯标准介绍 | 第26-30页 |
| ·RS422 串行接口标准 | 第26-29页 |
| ·DSP 串口介绍 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 主控单元硬件设计 | 第31-43页 |
| ·主控单元总体介绍 | 第31-32页 |
| ·主控单元各部分单元功能 | 第32-41页 |
| ·DSP 介绍 | 第32-33页 |
| ·DSP 的供电设计 | 第33-34页 |
| ·外部存储器接口设计 | 第34-36页 |
| ·JTAG 测试仿真口 | 第36页 |
| ·EPM7128SLC84 可编程逻辑器件 | 第36-38页 |
| ·ByteBlasterMV 并口下载电缆 | 第38-39页 |
| ·时钟分配电路设计 | 第39-40页 |
| ·RS422 接口设计 | 第40-41页 |
| ·系统电路设计中考虑的其他问题 | 第41-42页 |
| ·电源监控及指示电路设计 | 第41-42页 |
| ·复位电路设计 | 第42页 |
| ·布局布线考虑 | 第42页 |
| ·本章小结 | 第42-43页 |
| 第五章 主控单元软件设计 | 第43-58页 |
| ·数字信号处理器 ADSP-2191M 程序设计 | 第43-53页 |
| ·DSP 程序设计流程 | 第43-44页 |
| ·主控单元与处理单元和主机之间的通讯协议 | 第44-45页 |
| ·ADSP-2191M 初始化设计 | 第45-47页 |
| ·UART 串口中断子程序设计 | 第47-49页 |
| ·仰角同步中断设计 | 第49-50页 |
| ·自检子程序设计 | 第50-51页 |
| ·DSP 驱动程序设计 | 第51-53页 |
| ·复杂可编程逻辑器件 CPLD 逻辑设计 | 第53-57页 |
| ·用CPLD 进行逻辑电路设计的一般流程 | 第53-54页 |
| ·用CPLD 实现DSP 串口功能拓展 | 第54-55页 |
| ·CPLD 其他内部逻辑功能设计 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 第六章 系统调试和测试结果分析 | 第58-67页 |
| ·雷达脉冲控制信号调试 | 第58-59页 |
| ·主控单元功能调试和分析 | 第59-62页 |
| ·主控单元和处理单元串口通讯调试 | 第60-61页 |
| ·主控单元和主机 RS422 串口通讯调试 | 第61-62页 |
| ·脉冲压缩系统的调试及结果分析 | 第62-66页 |
| ·分段重叠卷积的功能实测 | 第62-63页 |
| ·脉压输出测试 | 第63-66页 |
| ·本章小结 | 第66-67页 |
| 结束语 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |
| 个人简历 | 第71页 |
| 在学期间的科研成果和发表的学术论文 | 第71页 |
