16位高性能嵌入式数字信号处理器的研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-13页 |
| ·课题研究的背景和意义 | 第8-9页 |
| ·国内外DSP的现状 | 第9-12页 |
| ·课题的研究内容及论文内容的安排 | 第12-13页 |
| 第二章 DSP的体系结构 | 第13-36页 |
| ·数据类型 | 第13-15页 |
| ·指令集的设计 | 第15-21页 |
| ·流水线的设计 | 第21-23页 |
| ·存储系统与数据通路 | 第23-27页 |
| ·执行部件 | 第27-30页 |
| ·控制部件 | 第30-34页 |
| ·本章小结 | 第34-36页 |
| 第三章 DSP的行为建摸 | 第36-44页 |
| ·DSP行为模型的建立 | 第36-41页 |
| ·数据通路建模 | 第36-38页 |
| ·控制通路建模 | 第38-41页 |
| ·SystemVerilog简介 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 DSP的模块设计及寄存器传输级实现 | 第44-68页 |
| ·控制模块 | 第45-51页 |
| ·指令序列器 | 第45页 |
| ·流水线控制 | 第45-46页 |
| ·程序计数器堆栈 | 第46-47页 |
| ·循环控制 | 第47-48页 |
| ·中断控制 | 第48-50页 |
| ·数据相关检测 | 第50-51页 |
| ·执行模块 | 第51-57页 |
| ·乘累加单元 | 第51-54页 |
| ·算术逻辑单元 | 第54-55页 |
| ·移位器 | 第55-56页 |
| ·数据寄存器堆 | 第56-57页 |
| ·指令解码模块的设计 | 第57-60页 |
| ·数据地址产生模块的设计 | 第60-63页 |
| ·总线仲裁模块的设计 | 第63-65页 |
| ·片内存储器 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 DSP的功能验证 | 第68-73页 |
| ·功能验证的一般方法 | 第68-69页 |
| ·DSP的功能验证 | 第69-71页 |
| ·功能验证的策略 | 第69-71页 |
| ·测试矢量的产生 | 第71页 |
| ·FPGA验证 | 第71-73页 |
| 第六章 结论 | 第73-77页 |
| ·本论文的结果 | 第73-75页 |
| ·下一步的工作 | 第75-77页 |
| 参考文献 | 第77-80页 |
| 附录A 指令分类、格式、编码 | 第80-81页 |
| 附录B 攻读硕士学位期间发表论文目录 | 第81-82页 |
| 致谢 | 第82页 |
