USB测控系统中高精度数字锁相环的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-19页 |
| ·课题应用背景 | 第12页 |
| ·USB测控原理 | 第12-18页 |
| ·侧音测距 | 第13-17页 |
| ·多普勒测速 | 第17-18页 |
| ·本文主要工作 | 第18-19页 |
| 第二章 基于二次混频的高精度数字锁相环 | 第19-34页 |
| ·锁相环组成及工作原理 | 第19-27页 |
| ·锁相环组成及原理 | 第19-22页 |
| ·数字锁相环 | 第22-27页 |
| ·高精度数字锁相环设计与仿真 | 第27-34页 |
| ·环路设计 | 第27-29页 |
| ·环路性能Matlab仿真分析 | 第29-32页 |
| ·测距测速精度分析 | 第32-34页 |
| 第三章 FPGA设计与实现 | 第34-50页 |
| ·开发环境说明 | 第36-39页 |
| ·VHDL语言 | 第36页 |
| ·Xilinx专用开发环境ISE | 第36-37页 |
| ·仿真工具ModelSim | 第37页 |
| ·综合工具Synplify | 第37-38页 |
| ·调试工具ChipScope | 第38-39页 |
| ·功能模块设计 | 第39-48页 |
| ·锁相环部分 | 第39-47页 |
| ·时钟单元 | 第47页 |
| ·峰值检测模块 | 第47页 |
| ·ModelSim仿真 | 第47-48页 |
| ·硬件调试 | 第48-49页 |
| ·DDC模块调试 | 第48页 |
| ·锁相环路 | 第48-49页 |
| ·系统顶层原理图 | 第49-50页 |
| 第四章 接收机硬件设计与系统联调 | 第50-66页 |
| ·总体设计 | 第50-56页 |
| ·关键芯片选型 | 第51-53页 |
| ·配置说明 | 第53-56页 |
| ·电磁兼容设计 | 第56-58页 |
| ·电磁兼容设计统一要求 | 第56-57页 |
| ·高速FPGA设计的特殊考虑 | 第57-58页 |
| ·硬件调试分析 | 第58-59页 |
| ·硬件调试的方法 | 第58-59页 |
| ·硬件调试结果分析 | 第59页 |
| ·系统调试 | 第59-66页 |
| ·ChipScope实时分析 | 第61-62页 |
| ·测速性能测试 | 第62-63页 |
| ·测距性能测试 | 第63页 |
| ·测距功能模拟 | 第63-66页 |
| 第五章 结束语 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 作者在学期间取得的学术成果 | 第70-71页 |
| 附录A USB测控系统相关实物图 | 第71-72页 |
