| 摘要 | 第1-7页 |
| ABSTRACT | 第7-10页 |
| 第1章 引言 | 第10-13页 |
| ·课题背景 | 第10页 |
| ·项目来源与工程应用价值 | 第10-11页 |
| ·主要研究内容 | 第11-13页 |
| ·DLX流水线模拟器 | 第11页 |
| ·Cache模拟器 | 第11页 |
| ·Tomasulo算法模拟器 | 第11-13页 |
| 第2章 计算机体系结构模拟器技术背景与设计 | 第13-24页 |
| ·技术背景 | 第13-14页 |
| ·总体设计 | 第14-17页 |
| ·详细设计 | 第17-21页 |
| ·代码编写 | 第21页 |
| ·界面设计 | 第21-24页 |
| 第3章 Cache模拟器详细设计过程与实现 | 第24-45页 |
| ·背景介绍 | 第24页 |
| ·Cache基础知识 | 第24-25页 |
| 局部性原理 | 第24-25页 |
| ·需实现的Cache相关算法与技术 | 第25-31页 |
| ·映像规则 | 第25页 |
| ·查找方法 | 第25-26页 |
| ·替换算法 | 第26页 |
| ·写策略 | 第26-27页 |
| ·Cache一致性问题 | 第27-31页 |
| ·Cache模拟器设计 | 第31-38页 |
| ·Cache模拟器实现 | 第38-41页 |
| ·Cache模拟器测试 | 第41页 |
| ·Cache模拟器使用 | 第41-45页 |
| 第4章 Tomasulo算法模拟器的设计过程与实现 | 第45-49页 |
| ·指令的动态调度 | 第45页 |
| ·Tomasulo算法 | 第45-46页 |
| ·Tomasulo算法模拟器设计 | 第46-49页 |
| ·Tomasulo算法模拟器总体设计 | 第46-47页 |
| ·Tomasulo算法模拟器算法流程图 | 第47-48页 |
| ·Tomasulo算法模拟器通信接口设计 | 第48-49页 |
| 第5章 WinDLX指令流水线模拟器设计过程与实现 | 第49-57页 |
| ·流水线的基本概念 | 第49-51页 |
| ·DLX的基本流水线 | 第51-52页 |
| ·DLX指令集简介 | 第51-52页 |
| ·WinDLX指令流水线模拟器的设计 | 第52-57页 |
| ·总体设计 | 第52-54页 |
| ·详细设计 | 第54-55页 |
| ·流程图 | 第55-56页 |
| ·通信接口设计 | 第56-57页 |
| 第6章 总结与展望 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 附录A Cache分步过程及动画描述 | 第61-78页 |
| Cache分步过程及动画描述(单cache) | 第61-63页 |
| Cache分步过程描述(总线型)(以多cache为例) | 第63-77页 |
| Cache分步过程描述(目录法) | 第77-78页 |
| 附录B: Cache模拟器目录法测试用例表 | 第78-81页 |
| 附录C: 体系结构模拟器使用说明书 | 第81-89页 |
| 个人简历 在读期间发表论文 | 第89页 |
