基于全数字锁相环的时间数字转换器的研究
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-11页 |
| 第一章 绪论 | 第11-18页 |
| ·研究背景 | 第11-14页 |
| ·锁相环 | 第11-12页 |
| ·全数字锁相环 | 第12-13页 |
| ·TDC | 第13-14页 |
| ·研究现状 | 第14-15页 |
| ·锁相环研究现状 | 第14页 |
| ·TDC研究现状 | 第14-15页 |
| ·研究内容 | 第15-16页 |
| ·论文结构 | 第16-17页 |
| ·本章总结 | 第17-18页 |
| 第二章 TDC结构及特性分析 | 第18-28页 |
| ·引言 | 第18页 |
| ·TDC结构 | 第18-22页 |
| ·环形门延迟电路层 | 第19-20页 |
| ·锁存电路层 | 第20-21页 |
| ·编码层 | 第21页 |
| ·计数和锁存单元层 | 第21-22页 |
| ·TDC主要特性 | 第22-25页 |
| ·分辨率 | 第22-23页 |
| ·精确度 | 第23-24页 |
| ·TDC精确度的测量 | 第24-25页 |
| ·TDC的I-V特性分析 | 第25-26页 |
| ·千分尺自纠正算法 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 TDC设计与仿真 | 第28-44页 |
| ·概述 | 第28页 |
| ·TDC电路设计 | 第28-35页 |
| ·电路图的绘制 | 第29-30页 |
| ·CMOS门电路设计 | 第30-33页 |
| ·算法的引入 | 第33-35页 |
| ·门电路设计 | 第35-38页 |
| ·CMOS反相器 | 第35-37页 |
| ·XOR核心 | 第37-38页 |
| ·仿真测试 | 第38-43页 |
| ·测试步骤 | 第39页 |
| ·信号分析 | 第39-40页 |
| ·精确度测量 | 第40-42页 |
| ·精确度分析 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 电路硬件设计 | 第44-53页 |
| ·系统总体设计 | 第44-46页 |
| ·TDC整体结构 | 第44-45页 |
| ·系统性能指标 | 第45-46页 |
| ·电路器件设计 | 第46-48页 |
| ·异或门电路 | 第46-47页 |
| ·触发器 | 第47-48页 |
| ·硬件反相策略 | 第48-49页 |
| ·测试电路模块 | 第49-52页 |
| ·整体测试结构 | 第49-50页 |
| ·双通道测试结构 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 软件系统的开发 | 第53-58页 |
| ·前言 | 第53页 |
| ·软件开发环境 | 第53-56页 |
| ·电路构图程序开发环境 | 第53-54页 |
| ·底层电路设计开发环境 | 第54-55页 |
| ·测试程序开发环境 | 第55-56页 |
| ·电路程序设计 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第六章 总结与展望 | 第58-60页 |
| ·本文总结 | 第58页 |
| ·今后工作展望 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 附录 | 第63-71页 |
| 附录1 文件结构及注解 | 第63-64页 |
| 附录2 测试文件注解 | 第64-66页 |
| 附录3 测试文件的更新设置 | 第66-71页 |
| 致谢 | 第71-72页 |
| 攻读学位期间参加的科研项目和成果 | 第72页 |
