基于时钟偏斜调度的VLSI时序优化方法研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 背景与意义 | 第10-11页 |
| 1.2 研究现状 | 第11-12页 |
| 1.3 本文的主要内容 | 第12-13页 |
| 1.4 本论文结构安排 | 第13-14页 |
| 第二章 时序分析基础 | 第14-24页 |
| 2.1 时钟信号与时钟抖动 | 第14-15页 |
| 2.2 时钟偏斜 | 第15-16页 |
| 2.3 时序分析 | 第16-23页 |
| 2.3.1 触发器时序分析 | 第17-20页 |
| 2.3.1.1 阻止数据信号过晚到达 | 第17-19页 |
| 2.3.1.2 阻止数据信号过早到达 | 第19-20页 |
| 2.3.2 锁存器时序分析 | 第20-23页 |
| 2.3.2.1 阻止数据信号过晚到达 | 第21-22页 |
| 2.3.2.2 阻止数据信号过早到达 | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 时序优化方法分析 | 第24-36页 |
| 3.1 流水线技术 | 第24-27页 |
| 3.2 重定时技术 | 第27-32页 |
| 3.2.1 重定时定义 | 第27-29页 |
| 3.2.2 求解最小时钟周期 | 第29-32页 |
| 3.3 流水线与重定时的关系 | 第32-33页 |
| 3.4 重定时与时钟偏斜优化的关系 | 第33-34页 |
| 3.5 本章小结 | 第34-36页 |
| 第四章 时钟偏斜调度优化电路时序 | 第36-50页 |
| 4.1 时钟偏斜调度 | 第36-38页 |
| 4.2 时钟偏斜调度优化触发器电路 | 第38-41页 |
| 4.3 算法验证 | 第41-42页 |
| 4.3.1 延时参数提取 | 第41页 |
| 4.3.2 实验结果分析 | 第41-42页 |
| 4.4 时钟偏斜调度优化锁存器电路 | 第42-49页 |
| 4.4.1 操作性约束 | 第42-44页 |
| 4.4.2 结构性约束 | 第44-45页 |
| 4.4.3 最小时钟周期的时钟偏斜调度 | 第45-48页 |
| 4.4.4 方法验证 | 第48-49页 |
| 4.5 本章小结 | 第49-50页 |
| 第五章 时钟偏斜调度提升电路稳定性 | 第50-67页 |
| 5.1 安全域 | 第50-51页 |
| 5.2 时钟偏斜提高电路稳定性 | 第51-58页 |
| 5.2.1 安全域补偿法提升电路稳定性 | 第51-53页 |
| 5.2.2 成本函数法提升电路稳定性 | 第53-57页 |
| 5.2.3 方法验证 | 第57-58页 |
| 5.3 时钟偏斜调度延时插入方法的提出与实现 | 第58-66页 |
| 5.3.1 最小时钟周期的限制因素 | 第58-63页 |
| 5.3.2 时钟偏斜调度的延时插入方法 | 第63-64页 |
| 5.3.3 方法验证 | 第64-66页 |
| 5.4 本章总结 | 第66-67页 |
| 第六章 实验结果分析 | 第67-74页 |
| 6.1 实验环境 | 第67-71页 |
| 6.2 时序优化结果分析 | 第71-72页 |
| 6.3 稳定性优化结果分析 | 第72-74页 |
| 第七章 总结与展望 | 第74-75页 |
| 7.1 总结 | 第74页 |
| 7.2 展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 攻读硕士学位期间取得的成果 | 第80-81页 |
