基于AES算法的功耗分析攻击防御方法研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 研究背景与意义 | 第11-13页 |
| 1.2 研究内容和工作安排 | 第13-15页 |
| 第二章 AES加解密算法原理分析 | 第15-26页 |
| 2.1 AES加解密算法基础知识 | 第15-16页 |
| 2.1.1 有限域的定义 | 第15-16页 |
| 2.2 有限域的运算 | 第16-18页 |
| 2.2.1 有限域加法运算 | 第16-17页 |
| 2.2.2 有限域乘法运算 | 第17-18页 |
| 2.3 AES加解密算法原理 | 第18-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 功耗分析攻击基本原理 | 第26-41页 |
| 3.1 功耗分析攻击基础知识 | 第26-29页 |
| 3.1.1 功耗泄露模型 | 第26-29页 |
| 3.2 相关功耗分析攻击基本原理 | 第29-34页 |
| 3.2.1 功耗仿真模型 | 第30-31页 |
| 3.2.2 相关功耗分析攻击流程 | 第31-34页 |
| 3.3 差分功耗分析攻击基本原理 | 第34-39页 |
| 3.3.1 均值差基本原理 | 第34页 |
| 3.3.2 差分功耗分析攻击流程 | 第34-36页 |
| 3.3.3 DPA攻击实验与结果 | 第36-39页 |
| 3.4 基于功耗攻击的AES算法安全性分析 | 第39-40页 |
| 3.5 本章小结 | 第40-41页 |
| 第四章 功耗分析攻击防御方法研究 | 第41-62页 |
| 4.1 随机掩码防御方法 | 第41-45页 |
| 4.1.1 掩码技术的原理 | 第41-42页 |
| 4.1.2 一阶掩码防御方法 | 第42-43页 |
| 4.1.3 高阶掩码防御方法 | 第43-45页 |
| 4.2 基于传输门结构的双轨逻辑电路防御方法 | 第45-52页 |
| 4.2.1 双轨逻辑电路基本原理 | 第45-47页 |
| 4.2.2 基于传输门结构的双轨逻辑基本原理 | 第47-49页 |
| 4.2.3 基于传输门结构的双轨逻辑单元库设计 | 第49-52页 |
| 4.3 基于混沌边沿触发器电路防御方法 | 第52-61页 |
| 4.3.1 混沌计算原理 | 第52-54页 |
| 4.3.2 混沌边沿触发器电路实现 | 第54-58页 |
| 4.3.3 秩代控制方法实现 | 第58-61页 |
| 4.4 本章总结 | 第61-62页 |
| 第五章 电流仿真实验与AES电路改进 | 第62-74页 |
| 5.1 基于传输门结构双轨逻辑电路电流仿真 | 第62-65页 |
| 5.2 混沌触发器电路电流仿真 | 第65-68页 |
| 5.3 AES电路改进与安全性能评估 | 第68-73页 |
| 5.3.1 AES电路改进 | 第68-71页 |
| 5.3.2 改进AES电路安全性能评估 | 第71-73页 |
| 5.4 本章总结 | 第73-74页 |
| 总结与展望 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 攻读硕士学位期间取得的研究成果 | 第80-82页 |
| 致谢 | 第82-83页 |
| 附件 | 第83页 |
