基于国密安全芯片的功耗与时序优化
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 研究背景与意义 | 第13-14页 |
| 1.2 信息安全概述 | 第14-15页 |
| 1.3 本文所用的技术和工作 | 第15页 |
| 1.4 章节安排 | 第15-17页 |
| 第二章 安全芯片模块与后端设计 | 第17-27页 |
| 2.1 ARM内核介绍 | 第17页 |
| 2.2 AMBA总线 | 第17-22页 |
| 2.2.1 AHB总线 | 第18-19页 |
| 2.2.2 AHB总线信号 | 第19-20页 |
| 2.2.3 AHB总线传输机制 | 第20-21页 |
| 2.2.4 AMBA总线后端设计关键点 | 第21-22页 |
| 2.3 UART、I2C与SPI总线 | 第22-25页 |
| 2.3.1 UART原理 | 第22-23页 |
| 2.3.2 I2C总线 | 第23-24页 |
| 2.3.3 SPI总线 | 第24-25页 |
| 2.3.4 三种总线后端设计方案 | 第25页 |
| 2.4 PUF模块 | 第25页 |
| 2.5 安全芯片架构 | 第25-26页 |
| 2.6 本章小结 | 第26-27页 |
| 第三章 功耗挑战及解决方法 | 第27-31页 |
| 3.1 功耗来源 | 第27-29页 |
| 3.1.1 动态功耗 | 第27-28页 |
| 3.1.2 内部功耗 | 第28页 |
| 3.1.3 静态功耗 | 第28-29页 |
| 3.2 低功耗技术 | 第29-30页 |
| 3.2.1 门控时钟 | 第29页 |
| 3.2.2 多电压技术 | 第29页 |
| 3.2.3 门级优化 | 第29-30页 |
| 3.3 本设计功耗分析 | 第30页 |
| 3.4 本章小结 | 第30-31页 |
| 第四章 安全芯片后端设计 | 第31-44页 |
| 4.1 安全芯片后端流程 | 第31-32页 |
| 4.2 逻辑综合 | 第32-37页 |
| 4.2.1 基本时序概念 | 第33-35页 |
| 4.2.2 时序约束编写 | 第35-37页 |
| 4.3 自动布局布线 | 第37-43页 |
| 4.3.1 设计的导入 | 第37-39页 |
| 4.3.2 Floorplan | 第39-40页 |
| 4.3.3 Placement | 第40页 |
| 4.3.4 插入时钟树 | 第40-42页 |
| 4.3.5 布线 | 第42-43页 |
| 4.3.6 检查并导出相关文件 | 第43页 |
| 4.4 本章小结 | 第43-44页 |
| 第五章 静态时序分析与ECO | 第44-52页 |
| 5.1 静态时序分析 | 第44-49页 |
| 5.1.1 静态时序分析的概念 | 第44-45页 |
| 5.1.2 PrimeTime分析原理 | 第45-47页 |
| 5.1.3 Post-STA检查 | 第47-49页 |
| 5.2 工程改变命令(ECO) | 第49-50页 |
| 5.3 Perl在ECO中的应用 | 第50-51页 |
| 5.3.1 Perl语言简介 | 第50页 |
| 5.3.2 Perl在项目中的应用 | 第50-51页 |
| 5.4 本章小结 | 第51-52页 |
| 结论 | 第52-53页 |
| 参考文献 | 第53-56页 |
| 攻读学位期间发表的论文及获奖 | 第56-58页 |
| 致谢 | 第58页 |
