基于FPGA的高速PCIe光纤接口卡设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题的来源 | 第9页 |
| 1.2 课题背景及研究的意义 | 第9-10页 |
| 1.3 国内外与课题相关技术领域研究现状 | 第10-12页 |
| 1.3.1 国内外高速通信协议现状 | 第10-11页 |
| 1.3.2 国内外相关技术的简析 | 第11-12页 |
| 1.4 课题主要研究内容 | 第12-13页 |
| 第2章 接口系统相关技术基础 | 第13-33页 |
| 2.1 引言 | 第13页 |
| 2.2 PCI Express系统体系结构 | 第13-23页 |
| 2.2.1 PCI Express的设备分层 | 第13-16页 |
| 2.2.2 事务路由 | 第16-17页 |
| 2.2.3 基于数据包的事务类型 | 第17-21页 |
| 2.2.4 PCI Express配置空间 | 第21-22页 |
| 2.2.5 中断机制 | 第22-23页 |
| 2.3 PCI Express端点IP核 | 第23-24页 |
| 2.4 Aurora IP核 | 第24-28页 |
| 2.4.1 Aurora协议 | 第24-25页 |
| 2.4.2 用户接口 | 第25-28页 |
| 2.5 DDR2 缓存技术 | 第28-32页 |
| 2.5.1 基本结构原理 | 第28-29页 |
| 2.5.2 基本操作命令 | 第29-30页 |
| 2.5.3 初始化过程 | 第30-32页 |
| 2.6 本章小结 | 第32-33页 |
| 第3章FPGA逻辑设计 | 第33-51页 |
| 3.1 引言 | 第33页 |
| 3.2 系统总体设计 | 第33-34页 |
| 3.3 DMA控制逻辑设计 | 第34-42页 |
| 3.3.1 DMA传输基本流程 | 第34-35页 |
| 3.3.2 DMA控制器逻辑设计 | 第35-42页 |
| 3.4 DDR2 逻辑设计 | 第42-45页 |
| 3.4.1 ddr2 时钟模块 | 第43-44页 |
| 3.4.2 ddr2_fifo_x1 模块 | 第44-45页 |
| 3.5 Aurora接口逻辑设计 | 第45-50页 |
| 3.5.1 帧接口模式传输 | 第45-47页 |
| 3.5.2 Aurora_top模块设计 | 第47-50页 |
| 3.6 本章小结 | 第50-51页 |
| 第4章 应用程序设计 | 第51-57页 |
| 4.1 引言 | 第51页 |
| 4.2 应用程序概述 | 第51-52页 |
| 4.3 应用程序开发 | 第52-56页 |
| 4.3.1 应用界面层设计 | 第52-53页 |
| 4.3.2 多线程设计 | 第53-54页 |
| 4.3.3 驱动层设计 | 第54-56页 |
| 4.4 本章小结 | 第56-57页 |
| 第5章 接口卡设计仿真及测试 | 第57-67页 |
| 5.1 引言 | 第57页 |
| 5.2 接口卡仿真验证 | 第57-61页 |
| 5.2.1 非报告事务生成模块仿真 | 第58页 |
| 5.2.2 完成事务生成模块仿真 | 第58-59页 |
| 5.2.3 ddr2 时钟模块仿真 | 第59页 |
| 5.2.4 FIFO模块仿真 | 第59-60页 |
| 5.2.5 aurora发送接口模块仿真 | 第60页 |
| 5.2.6 aurora_top模块仿真 | 第60-61页 |
| 5.3 实际系统测试 | 第61-66页 |
| 5.3.1 DMA控制器测试 | 第61-62页 |
| 5.3.2 系统联合调试及测试 | 第62-66页 |
| 5.4 本章小结 | 第66-67页 |
| 结论 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻读硕士学位期间发表的学术论文 | 第71-73页 |
| 致谢 | 第73页 |
