| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 本论文的研究背景 | 第7页 |
| 1.2 国内外发展现状 | 第7-8页 |
| 1.3 主要研究工作和论文结构安排 | 第8-11页 |
| 第二章 模数转换器的基本原理 | 第11-21页 |
| 2.1 ADC 的性能参数 | 第11-15页 |
| 2.1.1 静态参数 | 第11-13页 |
| 2.1.2 动态参数 | 第13-15页 |
| 2.2 模数转换器的结构和比较 | 第15-19页 |
| 2.2.1 并行 ADC（flash） | 第15-16页 |
| 2.2.2 折叠型(Folding)ADC | 第16页 |
| 2.2.3 内插型（Interpolating）ADC | 第16-17页 |
| 2.2.4 流水线（pipeline）ADC | 第17-18页 |
| 2.2.5 逐次逼近型（SAR）ADC | 第18-19页 |
| 2.3 本章小结 | 第19-21页 |
| 第三章 高速 SAR ADC 的实现方式和子模块分析 | 第21-39页 |
| 3.1 DAC 量化方式 | 第21-23页 |
| 3.1.1 电荷定标型 | 第21-22页 |
| 3.1.2 电压定标型 | 第22页 |
| 3.1.3 电荷定标型 | 第22-23页 |
| 3.2 采样保持电路 | 第23-28页 |
| 3.2.1 采样电路原理及非理性特性 | 第23-25页 |
| 3.2.2 自举开关结构和原理 | 第25-26页 |
| 3.2.3 时钟馈通和电荷注入 | 第26-28页 |
| 3.3 比较器 | 第28-34页 |
| 3.3.1 比较器的性能参数 | 第28-30页 |
| 3.3.2 比较器的结构 | 第30-31页 |
| 3.3.3 比较器失调电压校准 | 第31-34页 |
| 3.4 开关时序 | 第34-38页 |
| 3.4.1 传统开关时序 | 第34-35页 |
| 3.4.2 单调变化时序 | 第35-36页 |
| 3.4.3 对称开关时序 | 第36-37页 |
| 3.4.4 异步时序 | 第37-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 一个 8 位 208MSPS 的 SARADC 具体设计和仿真 | 第39-51页 |
| 4.1 高速采样开关设计 | 第39-41页 |
| 4.2 高速可校准比较器设计 | 第41-43页 |
| 4.3 终端电容复用 | 第43-46页 |
| 4.4 校准位和逻辑控制 | 第46-48页 |
| 4.5 仿真结果与分析 | 第48-49页 |
| 4.6 本章小结 | 第49-51页 |
| 第五章 660MSPS 异步 SAR ADC 的设计和仿真 | 第51-61页 |
| 5.1 异步时钟产生电路 | 第52-53页 |
| 5.2 预置位技术 | 第53-55页 |
| 5.3 整体电路结构和逻辑控制 | 第55-56页 |
| 5.4 仿真结果与分析 | 第56-58页 |
| 5.5 本章小结 | 第58-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 科研成果 | 第69-70页 |
