| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-19页 |
| 1.1 选题背景及研究意义 | 第10-13页 |
| 1.1.1 选题背景 | 第10-12页 |
| 1.1.2 研究意义 | 第12-13页 |
| 1.2 课题研究现状 | 第13-18页 |
| 1.2.1 光数字继电保护测试仪 | 第13-14页 |
| 1.2.2 模拟继电保护测试仪 | 第14-16页 |
| 1.2.3 测试仪主要型号 | 第16-18页 |
| 1.3 本文主要工作 | 第18-19页 |
| 第2章 一体化继电保护测试仪总体设计 | 第19-27页 |
| 2.1 一体化测试仪结构设计 | 第19-22页 |
| 2.2 下位机光数字部分性能及硬件结构 | 第22-24页 |
| 2.2.1 下位机光数字部分性能 | 第22-23页 |
| 2.2.2 下位机光数字部分硬件结构 | 第23-24页 |
| 2.3 模拟量功率放大模块性能及硬件结构 | 第24-26页 |
| 2.3.1 模拟量功率放大模块性能 | 第24-25页 |
| 2.3.2 模拟量功率放大模块硬件结构 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第3章 上位机基于EMTP的复合故障实时计算模块 | 第27-37页 |
| 3.1 计算模块改进意义 | 第27页 |
| 3.2 传统计算原理 | 第27-29页 |
| 3.3 新计算模块性能及试验过程 | 第29-34页 |
| 3.3.1 新计算模块性能分析 | 第29-32页 |
| 3.3.2 新计算模块试验步骤 | 第32-34页 |
| 3.3.3 新计算模块与传统仿真计算比较 | 第34页 |
| 3.4 新计算系统与RTDS仿真对比 | 第34-35页 |
| 3.4.1 RTDS性能及测试过程 | 第34-35页 |
| 3.4.2 新计算系统与RTDS仿真比较 | 第35页 |
| 3.5 本章小结 | 第35-37页 |
| 第4章 下位机数字部分硬件设计与选择 | 第37-48页 |
| 4.1 硬件平台设计 | 第37-38页 |
| 4.2 DSP芯片的选择及外围设计 | 第38-45页 |
| 4.2.1 DSP芯片选择依据 | 第38-39页 |
| 4.2.2 TMS320VC5502 DSP芯片性能分析 | 第39-42页 |
| 4.2.3 DSP芯片外围设计 | 第42-44页 |
| 4.2.4 DSP编程测试 | 第44-45页 |
| 4.3 FPGA芯片的选择 | 第45-46页 |
| 4.4 网络芯片的选择 | 第46-47页 |
| 4.5 本章小结 | 第47-48页 |
| 第5章 下位机模拟信号功率放大模块的设计 | 第48-61页 |
| 5.1 功率放大模块改进意义 | 第48-49页 |
| 5.2 电流放大电路设计 | 第49-56页 |
| 5.2.1 放大电路设计原理 | 第49-51页 |
| 5.2.2 电阻R_(16)、R_(17)对放大电路产生影响分析 | 第51-52页 |
| 5.2.3 逻辑控制回路设计 | 第52页 |
| 5.2.4 模拟切换开关的切换时序 | 第52-53页 |
| 5.2.5 电流放大电路电流源特性的分析 | 第53-56页 |
| 5.3 电流放大电路仿真验证 | 第56-59页 |
| 5.3.1 电流放大电路幅频特性试验 | 第56页 |
| 5.3.2 不同频率对电路切换影响试验 | 第56-57页 |
| 5.3.3 输入电压与输出电流波形比对试验 | 第57-59页 |
| 5.4 电流放大电路主要三极管选择 | 第59页 |
| 5.5 本章小结 | 第59-61页 |
| 第6章 总结与展望 | 第61-63页 |
| 6.1 全文总结 | 第61-62页 |
| 6.2 课题展望 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 攻读硕士学位期间的成果 | 第66-67页 |
| 攻读硕士学位期间参与的科研实习工作 | 第67-68页 |
| 致谢 | 第68页 |